Forum: FPGA, VHDL & Co. Assert in Testbench mit Vivado


von Mampf F. (mampf) Benutzerseite


Lesenswert?

Guten Morgen,

kennt jemand zufällig eine Möglichkeit, eine Error-Message-Box in Vivado 
aufpoppen zu lassen, wenn es zu einem Assert-Fehler kam?

Ich befürchte, das bei Simulationen die Assert-Meldungen quasi im Log 
untergehen, bzw es ist auch nervig, explizit dort immer nachschauen zu 
müssen.

Ich hab sonst keine andere Anzeige entdeckt, die immer im Blickfeld ist, 
wenn man Tabs (Simulation oder Source zB) maximiert hat und es zu einem 
Assert-Fehler kam.

Weiß da zufällig jemand etwas?

Viele Grüße,
Mampf

: Bearbeitet durch User
von Mampf F. (mampf) Benutzerseite


Lesenswert?

Ah ich habs gefunden ...

Bei

> assert cmp = data_q severity failure;

landet man im Simulations-Code, wo der Assert auftrat.

Bei

> assert cmp = data_q severity error;

gibt es nur eine Zeile im Log.

Alles in Ordnung - das reicht mir.

Viele Grüße,
Mampf

von User (Gast)


Lesenswert?

probier mal das hier
einen höheren severity level zu setzten

assert false report "fataler error" severity failure

von Tobias B. (Firma: www.elpra.de) (ttobsen) Benutzerseite


Lesenswert?

Ich bin jetzt mit XSim nicht so bewandert, anscheinend kannst du auch 
via Tcl Kommando Breakbedingungen setzen:

https://www.xilinx.com/support/answers/54931.html

Kann vll. auch ganz praktisch sein.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.