Volladdierer auf Basis eines 4x1 Multiplexers mit vhdl simulieren?

Hm ... MyMUX4x1.vhd sieht mir reichlich kompliziert aus. Dir ist klar, 
dass s (das steht für Select) das auszugebende Bit adressiert?

m <= Daten(s)

Du musst dann nur noch die Daten und s zusammenstöpseln und ein paar NOT 
Gatter einbauen.

PS.:
Gibt es in Logisim keinen fertigen MUX? Du hast in Logisim deutlich mehr 
NOT als benötigt werden.
Die Schaltung ist korrekt, also das Bild.

Edit:
Schade, dass sowas nicht geht:

s <= std_logic_vector'(c & not c & not c & 
c)(to_integer(unsigned(std_logic_vector'(x & y))));

Gut, hier kommt glaube ich nichts mehr, also mal zwei Lösungsversuche
MUX_ADDER_0.vhd und MUX_ADDER_1.vhd
in
MUX_ADDER_U.vhd
werden mehrere dieser Volladdierer zu einem Addierer mit mehreren Bits 
zusammengeschaltet. Die beiden Eingangsvektoren müssen gleich lang sein, 
das Ergebnis ist dann 1 Bit länger.