Forum: Platinen Designregel in Circuitmaker: Netzklassen


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Designregel in Circuitmaker: Netzklassen
von Martin (Gast)

Bewertung
0 ▲ lesenswert
▼ nicht lesenswert 
Hallo zusammen,

bei einem Layout in Circuitmaker habe ich mehrere Netze einer Netzklasse 
zugefügt. Da diese auf einem hohen Potential liegen, möchte ich, dass 
alles in dieser Netzklasse einen erhöhten Clearance gegenüber allen 
Netzen außerhalb dieser Netzklasse hat. Die Netze innerhalb dieser 
Klasse sollen aber geggeneinander nicht davon betroffen sein. unter 
Altium kann ich das mit dem Query builder recht einfach machen. Beim 
Circuitmaker habe ich aber bislang nichts derartiges gefunden.

Gibt es da einen Kniff, der mir > 20 individuelle Regeln erspart?

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen



Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.