Moin, ich habe folgendes Problem:
Bei einem aktuellen Projekt nutze ich 2 innere Lagen die ich komplett
mit Masse flute. Aufgrund von 230V Spannungen muss hier ein Abstand von
0,4mm zwischen den 230V Spannungen und meinem GND liegen. Die Rules habe
ich so, wie auch andere Kollegen es in ihren Projekten haben.
Das Problem ist jetzt, dass Abstände zwischen Leiterbahnen mit 230V und
dem GND Polygon stets bei 0,4mm liegen, was ja auch so sein sollte.
Jedoch werden diese Abstände nicht bei Vias und Pads (THT) eingehalten.
Hier ergeben sich immer in etwa 0,2mm was laut Sicherheitsnorm
unzulässig ist.
Ich habe Altium geupdated, die Rules doppelt und dreifach von Kollegen
prüfen lassen und abgeglichen. Wenn nötig kann ich die Clearance Rules
auch exportieren und hier noch hochladen. Im Grunde genommen habe ich 4
Rules für Abstände der Polygone zum Platinenrand mit höchster Priorität,
danach folgt meine Mid-Rule mit den 0,4mm, danach kommen die Outer Layer
Rules mit 3mm zwischen 230V und Kleinspannungssignalen, 0,7mm zwischen
230V Spannungen die nicht dem gleichen netz angehören und ganz unten
erst habe ich eine Rule für die üblichen 0,2mm zwischen Signalen.
Ich habe an den Rules rum gespielt, nur wenn ich die aller unterste Rule
auf 0,4mm ändere, wird der Abstand von Vias zum Polygon auf den inneren
Lagen eingehalten, obwohl das eigentlich schon durch die erste Rule der
inneren Lagen abgedeckt sein sollte. Ich habe auch versucht Vias und die
betroffenen Bauteile per InComponent mit einzufügen, das änderte aber
auch nichts und 0,4mm als allgemeine Rule kann ich nicht nutzen, da dann
zu wenig Platz ist Signale zu routen.
Hatte jemand schon mal ein ähnliches Problem, dass Vias und THT Pads
nicht beachtet wurden, leiterbahnen hingegen schon? Beides ist ja bei
IsElectrical mit einbezogen, was ich auch mit in den Rules habe, da wir
keine unelektrischen Bohrungen etc haben
Vielen Dank schon mal im Voraus, wie gesagt wenn es erwünscht oder
hilfreich ist kann ich die Rules auch exportieren und hier hochladen.