Theoretisches SDRAM Timing

SDRAM Gast #6707946 
Hallo zusammen,

ich möchte bei einem STM32F745 einen SDRAM z. B. MT48L von Micron 
verwenden. Ich habe mir die Hold Margin angesehen und festgestellt, dass 
diese für die Steuerleitungen (RAS, CAS, WE) theoretisch nicht 
eingehalten werden kann.

Die Hold-Margin berechne ich mit:
Hold Margin = Tco(min) + TOF - Th - Tskew

Den Wert für TCO(min) für die Steuerleitungen ist im Datenblatt 
allerdings mit 0 ns angegeben. Kann das sein oder habe ich hier einen 
falschen Wert genommen?
Oder muss ich dementsprechend TOF (Time of Flight for the data path 
between Driver and Receiver) erhöhen?

Bin für einen Denkanstoß dankbar.

Grüße
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 5 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.