Gast
#6930119
hi, hier in einer vhdl Konfiguration werden zwei procedures mit gleichem Namen aber anderen Parametern bekanntgegeben. geht das?
Gast
#6930125
Ja, das funktioniert sowohl mit Prozeduren wie auch mit Funktionen. Stichwort ist "Subprogram Overloading". Bzgl. Subtypen muss man aber aufpassen, die sind ja kompatibel mit ihren Basistypen.
Gast
#6930943
danke :) Der mit dem FPGA tanzt schrieb im Beitrag #6930125: > Subprogram Overloading https://www.vhdl-online.de/courses/system_design/vhdl_language_and_syntax/subprogram_declaration_and_overloading
Der mit dem FPGA tanzt schrieb im Beitrag #6930125: > Ja, das funktioniert sowohl mit Prozeduren wie auch mit Funktionen. Man könnte sich dazu einfach mal den Code der numeric_std anschauen. Dort sind einige Funktionsüberladungen von simplen Operatoren wie z.B. den Grundrechenarten zu sehen: https://www.csee.umbc.edu/portal/help/VHDL/packages/numeric_std.vhd