embedded AVR in FPGA - Performance

Schau mal bei Opencores vorbei, dort gibt es eine AVR core:
http://www.opencores.com/projects.cgi/web/avr_core/overview

Gruß Jörn

Ist das der pCore aus dem anderen Thread? Da hatte ich ja schon was
geschrieben....

So weit ich das verstehe, sind das zwei verschiedene Core. pAVR:
http://www.opencores.org/projects.cgi/web/pavr/overview

Ok. zum pAVR findet man 'Autumn 2005: bugs discovered. Changed status
from "Stable" to "Alpha".' Ich denke, da müssen ein paar
Betatester dahinter um das stabil zu kriegen.

Der andere scheint mir ausgebauter. Mal sehen ...

Hab' jetzt nicht ganz kapiert, wieso jetzt FPGA eingesetzt werden soll
:-o Altes System soll doch ersetzt werden, die Software willst Du aber
weiterverwenden?

Ich denke, das ist kontraproduktiv - die Zeit, die Du mit einem
FPGA-AVR Core verbringen wirst, um es stabil zu bekommen, kannst Du
entweder in neue Software (Pico/Paco/Micro-Blaze, NIOS oder sonstiges)
investieren. Oder Du nimmst halt doch den AVR Chip als solches... Und
wenn Du High-Speed brauchst, dann nimmst Du eben ARM7/9 oder wie auch
immer.

Will damit sagen, dass es meistens nicht lohnt, altes System
"aufzurüsten", "aufzubohren"

Kest

Zudem es den AVR mittlerweile deutlich schneller als 8 MHz gibt. Laut
Datenblatt kann der AT76C713 48MHz. Oder wenn es um spezielle
programmierbare Logic geht gibts den fpsclic mit AVR-Core und FPGA in
einem Chip (immerhin noch 25 Mhz).

Es gibt auch AVR's mit FPGA in einem Gehäuse. Typenbezeichnung habe ich
jetzt nicht extra für Dich rausgesucht!
Da mit kannst Du den AVR um viele neue Hardware /Software spielerein
erweitern.

Mein avr im FPGA schafft auf Virtex4-10 etwa 75 Mhz und auf Virtex2
ebenso 75 Mhz (welcher speed Grade weiß ich im Moment nicht).
Startan3-4 kommt aus Place&Route mit etwa 45-50 Mhz.
Es handelt sich um eine "in etwa Atmega128" kompatible version.
Also inkl aller mul-Befehle aber ohne break, spm,sleep,wdr.

Die Frequenzen beziehen sich auf Versionen mit einigen Timern und 2
seriellen Schnittstellen sowie Wrapper für FTDI 245. Wobei zusätzliche
Peripherie bis jetzt kaum Einfluß auf den kritischen Pfad hatte.

Alle Befehle brauchen gleich oder weniger Zyklen (andi, sbiw,call) als
beim Original. Keine weiteren Pipelinestufen. Program und Daten in
BlockRAM

Da ich ziemlich rücksichtlos auf Speed optimiert habe, kann ich mit dem
Logikverbrauch nicht sonderlich glänzen.
Exakte Werte für Spartan3 hab ich nicht greifbar, da ich nur für
Virtex2 und Virtex4 ein Board besitzte und Spartan3 nur mal vor einiger
Zeit aus Neugier synthetisiert habe. Der größte Unterschied war
allerdings der Geschwindigkeitsabfall.

- der reine Kern mit SPI und FTDI-Wrapper liegt bei ~ 800 Slices
(1450Luts)
- mit zusätzlich Timer0/Timer1  ~ 1200 Slices (2100Luts)
- mit zusätzlich USART0/USART1  ~ 1600 Slices (2600Luts)