Kennt sich jemand mit den FIFOs in der vhdl-extras library aus? Ich würde gerne wissen wie viele Takte das lesen dauert, wenn ich das SYNC_READ Generic auf false setze. Nach meinem Verständnis müsste das lesen doch bei true 2 zyklen dauert und bei false nur einen, oder übersehe ich hier etwas?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.