Timing berechen DDR-RAM

Das Signal breitet sich unterschiedlich schnell aus. Auf Innenlagen schneller als außen, ... Klar kann man das alles rechnen lassen, man kann aber auch versuchen die Leitungen möglichst gleich lang zu routen (so auf 1 mm genau) und dann den RAM möglichst nahe ans FPGA zu setzen. Denn wenn der Abstand kurz ist, dann macht das auch weniger aus wenn sich die Signale unterschiedlich schnell ausbreiten.

Ja Jitter kommt von der Quelle. Aber nur zum Teil. Wenn da Störsignale auf die Leitung einwirken, dann ist zwar das Timing vom Takt noch gleich, aber das ist überlagert mit Ripple. Und Ripple an der Taktflanke verschiebt eben auch den Punkt an dem die Flanke als Flanke im Flipflop erkannt wird. Also alle Störungen machen den Zeitpunkt an dem die Taktflanke die Schaltschwelle durchquert zu einem Zeitbereich. Mal etwas früher, mal etwas später.

Aber weil ich auch ein FPGA Board vielleicht auch mit DDR3 entwerfen werde: Welche FPGAs willst du verbauen? Was sind die sonstigen Anforderungen?

(Achtung: nicht lesenswert, nur für Gelangweilte)

Gustl B. schrieb:

RAM möglichst nahe ans FPGA

Funk Chip to Chip ist nach 20 Jahren noch keine Option?

https://www.derstandard.at/story/881493/chips-sollen-miteinander-kommunizieren

"Jeder Chip hat sein Funkgerät" "Wir sehen eine Zeit kommen, in der jeder von uns gefertigte Chip über ein eingebautes Funkgerät verfügt. Das wird drahtlose Kommunikation allgegenwärtig machen"

was nu, wars ein Märchen oder ists geheimes Wissen für e-Esoteriker?