Forum: Platinen Simulation in DipTrace 5.0


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von Serg (renox)


Angehängte Dateien:

Lesenswert?

Ich habe einen Schaltplan erstellt, siehe beigefügten Screenshot. Jetzt 
versuche ich zu simulieren, wie es in einem digitalen SPICE-Simulator 
funktioniert (integriertes DipTrace 5.0 Beta).
Im Allgemeinen funktioniert es fast einigermaßen. An einigen Ausgängen 
von U3 treten jedoch bei jeder fallenden Taktflanke, die am Eingang des 
Dekadenzählers U5 ankommt, seltsame Signalverzerrungen auf. Ich habe das 
Problem mit roten Markierungen gezeigt.
Was mache ich falsch? Handelt es sich um ein Simulatorproblem oder ist 
der Schaltplan falsch?

von H. H. (hhinz)


Lesenswert?

Der 7490 ist ein asynchroner Zähler.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.