Ich habe einen Schaltplan erstellt, siehe beigefügten Screenshot. Jetzt versuche ich zu simulieren, wie es in einem digitalen SPICE-Simulator funktioniert (integriertes DipTrace 5.0 Beta). Im Allgemeinen funktioniert es fast einigermaßen. An einigen Ausgängen von U3 treten jedoch bei jeder fallenden Taktflanke, die am Eingang des Dekadenzählers U5 ankommt, seltsame Signalverzerrungen auf. Ich habe das Problem mit roten Markierungen gezeigt. Was mache ich falsch? Handelt es sich um ein Simulatorproblem oder ist der Schaltplan falsch?
Gast
#7673618
Der 7490 ist ein asynchroner Zähler.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.