RISC-CPU K6?

Walter T. schrieb:

Wie können ein CISC-Prozessor und ein RISC-Prozessor den gleichen Befehlssatz haben?

Gar nicht. Wie auch bei der P6-Prozessorarchitektur von Intel (Pentium Pro etc.) werden die nach außen sichtbaren CISC-Instruktionen in interne RISC-Mikroinstruktionen übersetzt.

Nur da steckt in diesen Architekturen RISC, und abgesehen vom Microcode-Update (das es zumindest bei Intel alle Nase lang gibt) bekommt man nichts davon mit.

AMDs nach analogem Prinzip aufgebauter K5 war dem insofern näher, als der ursprünglich wirklich aus der RISC Ecke kam. AMD hatte damals eine eigene RISC Linie 29000 und der K5 entstand ursprünglich dafür, wurde dann aber auf x86 umgehoben.

AMDs K6 stammt indes nicht aus dieser Tradition, sondern ist eine zunächst völlig unabhängige Entwicklung als Nachfolger des NexGen Nx586, der von AMD aufgekauft und in einen anderenn Sockel gesteckt wurde.

Also sind das in Wirklichkeit ein CISC-Prozessoren, "RISC" war nur eine Werbeaussage, die sich auf die interne Funktionsweise bezieht (so wie heute z.B. "7-Nanometer-Technologie")?

Walter T. schrieb:

Wie immer wäre ich auch für guten Lesestoff zum Thema dankbar.

Beschreibt den inneren Aufbau des AMD K6 in einigem Detail: https://www.book-info.com/isbn/0-8186-8400-3.htm

Walter T. schrieb:

Also sind das in Wirklichkeit ein CISC-Prozessoren, "RISC" war nur eine Werbeaussage, die sich auf die interne Funktionsweise bezieht (so wie heute z.B. "7-Nanometer-Technologie")?

So ungefähr, wenngleich es deshalb mehr ist als nur Werbung.

Walter T. schrieb:

Also sind das in Wirklichkeit ein CISC-Prozessoren

Da der x86- und auch der x86_64-Befehlssatz ein CISC-Befehlssatz ist ... ja.

So isset.

Dafür verzeiht einem die x86-Architektur auch etliches, wofür es bei anderen, insbesondere RISC-Architekturen Haue gibt - z.B. misalignte Zugriffe. Die führt ein x86 brav aus, halt langsamer als einen korrekt alignten, andere Architekturen werfen dann das Handtuch bzw. eine Exception.

Hat man sich jahrelang mit der C- oder C++-Programmierung auf dem PC durchgewurschtelt, kann der Erstkontakt mit einem ARM o.ä. recht ... erhellend wirken.

Harald K. schrieb:

z.B. misalignte Zugriffe

Wobei das manche RISC's auch können, z.B. ARM Cortex-M3/4. Aber halt langsamer.

Und manche CISC es nicht konnten, etwa 68000.

Wobei die ersten ARMe das ganz pragmatisch sahen. Die lieferten keine Exception, sondern passend zurechtrotierten Mist.