Forum: FPGA, VHDL & Co. Impact überträgt nicht mein neu erstelltes Programm


von Dirk (Gast)


Lesenswert?

Hallo,

Impact aus dem  9.1 Webpack überträgt mein geändertes und neu 
compiliertes
(oder wie heißt das bei FPGAs ?) nicht mehr auf mein Spartan 3 Board.
Ein älteres (von letzter Wocher) erstelltes Bitfile funktioniert 
klaglos.
Die Fehlermeldung lautet:
Program failed.

INFO:iMPACT - '2': Checking done pin....done.
'2': Programming terminated. DONE did not go high.

Das das Jtag 3 Interface funktioniert sehe ich ja an dem anderen Bitfile 
das sich übertragen läßt.
An den Parametern zur Prgrammfile erstellung habe ich nichts geändert.
DIe alten Werte stehen auch noch drin.


Kann man den durch Änderungen im Quelltext ein Bitfile so verhunzen das 
die Synthese usw durchläuft, aber das Programm nicht mehr zu übertragen 
ist ?

Grüße

Dirk

von Alban (Gast)


Lesenswert?

Überprüf mal deine Einstellungen in Impact. Wenn ich mich recht entsinne 
musst du irgendwo einstellen dass das DONE pin high gehen soll nach der 
Programmierung. Wenn diese Einstellung bei 9.1 auf einmal nicht mehr als 
Standardeinstellung ist, dann wird es nicht high gehen. Dann bekommst du 
diese Fehlermeldung.

von Dirk (Gast)


Lesenswert?

Ist aktiviert.
Ich habe auch mal ein anderes Design synthetisiert und übertragen,das 
funktioniert ohne Probleme.

von Dirk (Gast)


Lesenswert?

Jetzt habe ich mal die Änderungen entfernt und siehe da: Übertragen geht 
wieder.
Leider funktioniert das Design jetzt nicht mehr.



von Luzifair (Gast)


Lesenswert?

Kannst Du die "Änderungen" näher beschreiben ?

von Dirk (Gast)


Lesenswert?

Da ich bei der Videoausgabe ab und zu ein paar Glitches bei meinem 
Design habe, wollte ich ausschließen daß das CF-Interface und das 
Flashrom, die mit dem SRAM auf dem selben Adress und Datenbus liegen, 
die Verursacher sind.
Dazu habe ich in der Toplevel Entity die entsprechenden Ports 
angelegt(CF-enable, usw.) und mit Pace die Pins festgelegt.
Die Pinbelegung stammt aus dem Demodesign meines Boards.
Auf diese Ports habe ich mit kombinatorischer Logik Signale gelegt.
In diesem Fall '1' um das CF und Flashrom zu disablen.
Die Synthese und Porgrammfileerstellung lief durch nur das Programmfile 
ließ sich nicht mehr übertragen.Programm failed.

Nachdem ich diese neuen Zeilen zuerst versuchsweise auskommentiert und 
danach
komplett gelöscht habe ließ sich das File wieder auf das Board 
übertragen.
Nur leider funktioniert es  nun nicht mehr.
Ich habe das Projekt nochmal komplett neu angelegt aber nix.Funktioniert 
einfach nicht mehr.




von Lothar (Gast)


Lesenswert?

@Dirk:

Bei mir war da auch mal sowas ähnliches (wenn ich mich nicht irre, frei 
nach Sam Hawkins, Karl May).
Das Design ließ sich nicht mehr auf das FPGA laden. In der JTAG-Chain 
war ein Config-PROM XCF02 und das FPGA SPARTANII. Das Problem tauchte 
auf, nachdem ich das Config-PROM zum ersten mal programmiert hatte.
Ich habe die Sache nicht weiter untersucht und habe mit einem Workaround 
gelebt: Config-PROM löschen, dann gings.

Hast du auch so ein Config-PROM?
Welchen Lade-Modus hast du eingestellt (Pins MODE0..2)?

Gruß
Lothar

von Dirk (Gast)


Lesenswert?

@Lothar
Mein Board hat ein Config PROM.Zur Zeit habe ich die Änderungen komplett 
entfernt, so daß übertragen wieder funktioniert.
Viel besser wäre wenn das Projekt wieder laufen würde.Leider tut es das 
auch mit gelöschtem Config-Prom nicht.
Wo stelle ich denn den Lademodus ein ?
Bei den Configuration Options in der Programmfile Generierung habe ich 
ich etwas mit Configuration PIN M0 .. M2 gefunden. Da steht überall 
Pullup.
Ich werde nochmal die Xilinx Software komplett neu installieren und wenn 
das nicht hilft ein Altera Board kaufen. ;-)

Grüße

Dirk

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.