Timingproblem ATmega168

Gast #587380
Lesenswert?
• ▲
▼
Hallo,

hab ein Problem mit meinem ATmega168. Clock ist eingestellt auf internen 
8MHz Clock. Jetzt möchte ich ein 38kHz Rechtecksignal erzeugen. Dazu 
mache ich jetzt folgendes:

Timer1 wird eingestellt auf:

Clock Source clk/1
Modus auf "clear on compare match"
OC1A toggle on compare match

Dann noch in OCR1A den entspechenden Wert eingestellt (nach Datenblatt):

OCR1A = fclk/2foc1a -1 = 104

Mit dem Wert komme ich aber nicht auf 38kHz. Um 38kHz zu erreichen muss 
ich 82 ins Register laden. Kann mir jemand erklären wieso ?


Danke...

Gruß
Philipp
Gast #587395
Lesenswert?
• ▲
▼
Hallo,

danke für deine Antwort, aber...

hab ich auch schon getestet, macht allerdings fast keinen Unterschied. 
82 zu 104 sind ja immerhin 80%. Ich denke nicht dass man den internen 
Quarz derart verbiegen kann, oder ?

Gruß
Philipp

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.