Hallo, noch mal eine kleine routing-frage. Dieses mal geht es um die CLK
Clock Leitung an die zwei SDRAMs angeschlossen sind. Auf der Seite, bei
der sich der CLK-Pin beim µC befindet, sitzen auch die Steuersignale,
sowie der Daten- und Adressbus.
----------
| SDRAM1 |
----- ----------
| µC|
| |-CLK-Leitung------------|
-----
----------
| SDRAM2 |
----------
Wie sollte man am besten die CLK-Leitung an zwei ICs anschließen - eine
T-Verbindung hab ich gelesen, ist nich so gut, weil sich die Impedanz
verändert und somit Reflexionen auftreten. Sollte man besser das
Y-Routing mit seriellem Widerstand machen?
Hat vll. jmd. sowas schon gemacht und kann mir dazu Tipps geben?
Gruß
Tina
@ Tina Berger (tina) >Wie sollte man am besten die CLK-Leitung an zwei ICs anschließen - eine >T-Verbindung hab ich gelesen, ist nich so gut, weil sich die Impedanz >verändert und somit Reflexionen auftreten. Sollte man besser das Jain. Wenn die Abzweige kurz sind (max. 15mm), dann sollte auch eine T-Verbindung gehen. >Y-Routing mit seriellem Widerstand machen? Mit jeweils einem seriellen Widerstadn pro Abzweig. MfG Falk
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.