Testschaltung für DM74LS165

[Torsten M. (todo)]

Moin @ all,
bin zurzeit im Prakitkum und soll erstmal eine Testschaltung für den 
DM74LS165 aufbauen. Eigentlich ganz einfach gesagt nur parallele Bits in 
einen seriellen Bits ausgeben. Ich soll jegedlich gucken ob auch das 
gleiche was ich parallel ins IC eingebe auch seriell rausbekomme. Wofür 
brauche ich den Takt, den CLock-Inhibit und den Shift/Clocl Load. Ich 
denke mal dass bei ein Takt der parallele Eingang sogesehen zum nächsten 
springen. Bitte helft mir mal.
Ich verzweifel hier sonst noch.

MfG
Torsten Mänz

[Peter D. (peda)]

Torsten Mänz wrote:
> bin zurzeit im Prakitkum und soll erstmal eine Testschaltung für den
> DM74LS165 aufbauen.

An jeden Eingang nen Schalter, an jeden Ausgang ne LED, fertig.


Peter

P.S.:
Schalter am Takt müssen natürlich entprellt sein.

[Björn W. (bwieck)]

Hier steht alles nötige drin...

[Torsten M. (todo)]

Kann man den seriellen Ausgang mit ein Ossziloskop überprüfen?
Also wenn ich doch abwechselnd den parallel Input A - H auf high und low 
setze per Schalter dann müsste doch auf dem Osziloskop, wenn nur einmal 
ein Takt draufgeben, 8 Taktflanken sehen oder versteh ich das falsch ?

[Björn W. (bwieck)]

Torsten Mänz wrote:
> Kann man den seriellen Ausgang mit ein Ossziloskop überprüfen?
> Also wenn ich doch abwechselnd den parallel Input A - H auf high und low
> setze per Schalter dann müsste doch auf dem Osziloskop, wenn nur einmal
> ein Takt draufgeben, 8 Taktflanken sehen oder versteh ich das falsch ?

Schau dir das Timing Diagram an.

Zuerst wird Eingang H ausgegeben, ein Takt später Eingang G usw.
Du brauchst mindestens 8 Takte um ein Byte auszugeben.

http://de.wikipedia.org/wiki/Schieberegister

Grüße
Björn