mikrocontroller.net

Forum: FPGA, VHDL & Co. Record auf "undefiniert" in Modelsim?


Autor: stud23 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo!
weis jemand wie ich einen VHDL Record der aus verschiedenen Datentypen 
besteht in Modelsim als "undefiniert", also als rote Linie darstellen 
kann?

Ich modelliere dabei Ethernet-Pakete. Wenn keines der angeschossenen 
Geräte ein Paket senden soll senden sie einfach ein bestimmtes Paket in 
dem sämtliche Variablen einen bestimmeten Wert haben (was besseres ist 
mir nicht eingefallen). Der Übersicht halber soll dieses als z.B. eine 
rote Linie (so wie beim undefiniert Zustand einer std-logic-variable) 
oder ähnliches angezeigt werden....

jemand eine Idee?

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.