Routen unter dem Quarz

Michael Gast #716889
Lesenswert?
• ▲
▼ 
Hallo zusammen,

ich hab gerade eine Platine mit eagle feritg geroutet und mir alle Layer 
angeschaut.Da ist mir aufgefallen dass unter dem Quarzfür den uC eine 
grüne Flache mit Namen vRestrict erschienen ist.
Ich hab nachgelesen und erfahren, dass ich in dieser Fläche keine 
Leitungen verlegen darf.
Ünglücklicherweise hab ich so wenig Platz auf meiner Platine und wollte 
daher fragen ob das Quarz wegen einer Leiterbahn, die zudem noch zum 
Quarz selbst führt, so empfindlich istoder ob ich das ohne Bedenken so 
routen kann.


Vielen Dank für eure Tips,

Grüße
Michael
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Sebastian R. Gast #716904
Lesenswert?
• ▲
▼ 
Hi!

Du verwechselst da die Layer. vRestrict besagt, dass du in dieser Fläche 
keine Vias (Durchkontaktierungen) haben darfst.
Einen Quarz den man nicht anschließen dürfte, wäre eher unpraktisch ;-)

Die Layer bRestrict bzw. tRestrict geben Aufschluss, wo du keine 
Leiterbahnen auf bottom oder top verlegen darfst/sollst.

Grüße
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Gast Gast #717018
Lesenswert?
• ▲
▼ 
>aber warum darf ich da keine VIAs setzen? EMV??

Der Quarz ist unten metallisch. Unabgedeckte Vias verursachen dabei 
einen Kurzschluss. Ebenso zu große Anschlusspads. Alles bezogen auf 
bedrahtete Quarze. SMD sind isoliert.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren