Routen unter dem Quarz

[Michael (Gast)]

Hallo zusammen,

ich hab gerade eine Platine mit eagle feritg geroutet und mir alle Layer 
angeschaut.Da ist mir aufgefallen dass unter dem Quarzfür den uC eine 
grüne Flache mit Namen vRestrict erschienen ist.
Ich hab nachgelesen und erfahren, dass ich in dieser Fläche keine 
Leitungen verlegen darf.
Ünglücklicherweise hab ich so wenig Platz auf meiner Platine und wollte 
daher fragen ob das Quarz wegen einer Leiterbahn, die zudem noch zum 
Quarz selbst führt, so empfindlich istoder ob ich das ohne Bedenken so 
routen kann.


Vielen Dank für eure Tips,

Grüße
Michael

[Sebastian R. (Gast)]

Hi!

Du verwechselst da die Layer. vRestrict besagt, dass du in dieser Fläche 
keine Vias (Durchkontaktierungen) haben darfst.
Einen Quarz den man nicht anschließen dürfte, wäre eher unpraktisch ;-)

Die Layer bRestrict bzw. tRestrict geben Aufschluss, wo du keine 
Leiterbahnen auf bottom oder top verlegen darfst/sollst.

Grüße

[Michl S. (madjack84)]

Ajo alles klar!!! das mit dem 'v' leuchtet irgendwie ein ;)

aber warum darf ich da keine VIAs setzen? EMV??



Danke für die schnelle Antwort

[Gast (Gast)]

>aber warum darf ich da keine VIAs setzen? EMV??

Der Quarz ist unten metallisch. Unabgedeckte Vias verursachen dabei 
einen Kurzschluss. Ebenso zu große Anschlusspads. Alles bezogen auf 
bedrahtete Quarze. SMD sind isoliert.

[Michl S. (madjack84)]

alles klärchen!

Dankeschön