pin gegen masse

hey,
hoff jemand von euch kann mir weiterhelfen.
wie kann ich in vhdl einen pin auf masse legen.
um meinen ausgabe freizugeben, muss das FREIGABEBIT auf masse,
wie und wo muss dass hin, denk mal in die entity
Unten mein programm

danke


Bsp.:
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;

entity GRUNDGATTER is

port(
  a: in std_logic ;
  b: in std_logic ;



  Yand: out std_logic ;
  Yor: out std_logic  ;
  Ynot: out std_logic ;
  Ynand: out std_logic  ;
  Ynor: out std_logic  ;
  Yxor: out std_logic  );
end;

architecture VERHALTEN of GRUNDGATTER is
begin

  Yand <= a and b;
  Yor  <= a or b;
  Ynot <= not a;

  Ynand <= a nand b;
  Ynor <= a nor b;
  Yxor <= a xor b;




end VERHALTEN;