vhdl synthese error Signal <x> of type real is not supported.

OP (Firma: privat) #795767
Lesenswert?
• ▲
▼
hallo

ich muss ein vhdl program schreiben . das program muss einen Rausch 
generieren  in dem man verschiedene parametern von type Integer und von 
type Real eingibt
das Rauschgenerator  ist nicht weiter als ein zufallszahl generator 
mittels uniformverteilung ,das generierte zahl  wird weiter an eine 
Poissonverteilung weiter gegeben und am ende bekommt man eine verteilung

ich wollte zu erst ein testprogram schreiben damit ich xilinx-ise 
erstmal kennenlernen .ich hab folgendes geschrieben :power funktion **

********
library ieee;
use ieee.Math_real.all;
entity pow is port(
  x:in real;
  y:in real;
  z:out real
  );
end pow;

architecture verhalten of pow is
signal a:real;
signal b:real;
begin
a<=x;
b<=y;
Z<=x**y;
end verhalten
********
die simulation ist einwandfrei

bei der Synthese bekomme ich folgendes :

--ERROR:Xst:1547 - "C:/Xilinx92i/bin/nt/Arithmitik/pow.vhd" line 4: 
Signal <x> of type real is not supported.

wie kann ich mit dem datentype Real als eingabesignal arbeiten.
oder gibt es andere synthesis tool die das unterstützen ?
OP (Firma: privat) #802639
Lesenswert?
• ▲
▼
hallo

ich danke euch für die Antwort . ich hab da ein Problem mit die 
compilation von fixed_generic_pkg ich bekomme ein Fehler an der stelle 
generic
ohne diese packet kann ich den flot packet nicht nutzen !!!

hier nochmal die Fehler Meldungen die ich bekommen habe bei jede versuch 
was anderes zu probieren

# -- Compiling package fixed_generic_pkg
# ** Error: c:/My-Pakg/fixed_generic_pkg.vhdl(48): near "generic": 
syntax error
OP (Firma: privat) #803638
Lesenswert?
• ▲
▼
hi Danke Mathi
ja ich benutze Xilinx xst

ich werde es versuchen . ich habe mir eigentlich das selbe überlegt: den 
generic wegmachen und die parameter als constanten deklarieren. da 
kammen ein paar fehler die mit ein fehlenden packet; vermute ich ;was zu 
tun haben sollten . ich werde es nochmal probieren und werde das 
Ergebniss hier posten ;-)

viellen Dank nochmal
OP (Firma: privat) #808317
Lesenswert?
• ▲
▼
also
die Compilation in Modelsim hat geklapt. in xillinx ise 9.2  mit dem xst 
Compiler bei die Synthetisierung kommt ein fehler meldung : herarchi 
kann nicht aufgebaut oder nicht gefunden (bin nicht sicher). ich habe 
auch gelesen dass xst kein alias und generics mag .also muss immer noch 
was ändern . ich bin noch dabei.
frage: hat synopsys keinen freien tool ? zum entwurf, design und 
synthese?

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.