Übersetzung Verilog -> VHDL

Moderator (Firma: Titel) Persönliche Seite #1452594
Lesenswert?
• ▲
▼
Hans Hirsch schrieb:
> könnte mir jemand helfen den Code in VHDL zu übersetzen?
Nein, ich bin kein Verilog-Spezi, aber die Funktion ist so offen 
dargelegt, da kann doch eigentlich nichts schiefgehen:
Das ist lediglich ein Multiplexer, der über einen Zustandsautomaten 
state jeweils beim BaudTick weitergeschaltet wird. Zum Schluss wird 
das Ganze in der vorletzten Zeile noch auf den Ausgang registriert.


BTW:
Sammelst du möglichst viele Arten, einen UART-Sender zu implementieren? 
Ich kann mir vorstellen, das ist auch ein hübsches Hobby...  ;-)
Moderator (Firma: Titel) Persönliche Seite #1452945
Lesenswert?
• ▲
▼
Also, ich hatte jetzt mal 10 Minuten Zeit.... :-/

Der Baudratengenerator ist im Original-Verilog-Code arg umständlich
(unverständlich) beschrieben, den habe ich etwas vereinfacht. Im Anhang
der VHDL-Code und ein Screenshot der Waveform vom Simulator...

BTW:
Wie weit ist die Suche nach Konvertierungsprogrammen gediehen?  ;-)
Angehängte Dateien:

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.