Hilfe! MODELSIM: error: Library not found

>du musst die libraries von Lattice selbst in modelsim compilieren.
Was heißt denn in ModelSim selbst compilieren? Kann man denn in ModelSim 
compilieren? Jetzt steh ich total auf dem Schlauch..
Ich dachte man muss da nur eine Library Namens XP. component 
einbinden?!

>schaue dazu mal in den installordner von lattice, sollte ein vhdl/src
>ordner sein
Ich habe im Lattice Install-Ordner einen der "cad_lib" oder "vlib" heißt 
der den Unterordner XP enthält und darin befindet sich auch ein 
Unterordner "src". Allerdings gibt es da keine component.vhd!

Ich kann ja heut abend mal die verschiedenen Ordnerstrukturen als Bild 
hier anhängen.

Hat vielleicht noch irgend jemand eine Idee ??

Grüße
Steffen

WOW, Danke für eure schnellen Antworten.

@berndel
>Unter Lattice Diamond zumindest gibt es unter diesem vhdl->source Ordner
>etwas fuer ModelSim (mtech?). Darin liegen Batchdateien, mit denen
>ModelSim die Lattice Bibliotheken compiliert.
Welche Endungen sollten diese Datein denn haben? Ich weiß gar nicht mehr 
so recht wonach ich suchen sollte..

@Duke
Ich bin leider kein IT-ler. Deswegen versteh ich auch nichts von batchs 
und GUI-Geraffel :)
>Bei Dir müßte es ungefähr so heißen:

1

vlib xp

2

vcom -work xp .../lattice/.../src/.../*.vhd

Soll ich in etwa sowas mit in die Testbench schreiben oder soll das so 
ungefähr das sein, was dann bei ModelSim im Message-Window zu sehen sein 
sollte?

Irgendwie komm ich mir gerade voll doof vor.. :(

Okay, danke Jungs

Werd ich gleich mal versuchen. Meld mich sobald es neue Erkenntnisse 
gibt. Habe, glaub ich, gerade ein kleines Licht am Ende des Tunnels 
gesehen.

Schau´n wir mal

So, hab jetzt mal ein Screenshot von der Ordnerstruktur des ispLEVER 
Starter mit angehangen. Eine ".bat"-Datei hab ich gar nicht gefunden. 
Aber in der Synthesis eine "xp.vhd"
Da sind alle BlackBoxes gelistet.

Ist das eventuell meine Lib?

Ich errinnere nochmal: #ERROR .... Library XP not found

Wer kann helfen?

Es will einfach nicht gehen!


# -- Loading package standard
# -- Loading package std_logic_1164
# ** Error: I:/FPGA/Versuche/Test_MEM/MEM_V1/MEMORY.vhd(10): Library xp 
not found.
# ** Error: I:/FPGA/Versuche/Test_MEM/MEM_V1/MEMORY.vhd(11): (vcom-1136) 
Unknown identifier "xp".
# ** Error: I:/FPGA/Versuche/Test_MEM/MEM_V1/MEMORY.vhd(14): VHDL 
Compiler exiting
vcom -reportprogress 300 -work work 
I:/FPGA/Versuche/Test_MEM/MEM_V1/MEMORY.vhd
# Model Technology ModelSim PE Student Edition vcom 6.6d Compiler 
2010.11 Nov  2 2010

Also ModelSim versucht beim compilien von MEMORY.vhd die Library xp zu 
finden.. "xp.vhd" war es nicht!
Wie sieht denn so eine Lib aus? Welche Endung??? xp.lib hab ich schon 
gefunden. Die scheint es aber nicht zu sein.

Ach ja, hier nochmal der Anfangs-Code aus "MEMORY.vhd"

1

(07) library IEEE;

2

(08) use IEEE.std_logic_1164.all;

3

(09) -- synopsys translate_off

4

(10) library xp;

5

(11) use xp.components.all;

6

(12) -- synopsys translate_on

7

(13)

8

(14) entity MEMORY is

9

(15)    port (

10

(16)        WrAddress: in  std_logic_vector(8 downto 0); 

11

(17)        RdAddress: in  std_logic_vector(8 downto 0); 

12

(18)        Data: in  std_logic_vector(7 downto 0); 

13

(19)        WE: in  std_logic; 

14

(20)        RdClock: in  std_logic; 

15

(21)        RdClockEn: in  std_logic; 

16

(22)        Reset: in  std_logic; 

17

(23)        WrClock: in  std_logic; 

18

(24)        WrClockEn: in  std_logic; 

19

(25)        Q: out  std_logic_vector(7 downto 0));

20

(26) end MEMORY;

Frag mich auch wo ModelSim die Library erwartet?

Danke berndl

Ich glaub jetzt komm ich langsam dahinter wie du das meinst ;)

Muss noch ein wenig probieren, meld mich nochmal. Hat dann die Datei 
"xp.lib" auch gar nix damit zu tun?

Gruß
Steffen

Mathi schrieb:
> Steffen H. schrieb:
>> Hat dann die Datei
>> "xp.lib" auch gar nix damit zu tun?
>
> Bei der .lib-Datei kann es sich um eine Datei im sog. Liberty-Format
> handeln. Diese Dateien werden von sehr vielen Synthese-Tools verwendet.
> Inhalt sind Angaben zur Funktion von (Komplex-)Gattern und Primitiven
> und deren Energieverbrauch.
> Das sind übrigens einfache ASCII Dateien und können mit jedem Editor
> bearbeitet werden.
>
> Wie aber erwähnt: es KANN eine solche Datei sein, MUSS aber nicht
> :-)
Ist es.. Hab ich schon geöfnet gehabt.

Hab es jetzt hinbekommen. Danke nochmal an ALLE

So, hier mal ein kleiner Ausschnitt aus der Lib "xp"


Hab eine "Neue Library" in ModelSim angelegt und physisch zu der unter 
ispLEVER Starter => Vlib => xp gemapt.
Dann alle Komponenten unter ispLEVER Starter => Vlib => xp => src mit 
ModelSim kompiliert. Und siehe da.. Kein Fehler mehr zur fehlenden 
Library.

Jippi..

Also danke nochmal an ALLE.

Super Forum hier!

Best regards
Steffen

Oh nein!!!

Jetzt gibt es sogar einen "Fatal Error"!

# ** Fatal: (vsim-3483) Delay in signal assignment is not ascending.
#    Time: 105 ns  Iteration: 1  Process: 
/tb/u1/memory_0_0_0/dp8ka_inst/p108 File: 
I:/Lattice/ispLEVER_Starter/Vlib/xp/src/ORCA_MEM.vhd
# Fatal error in Process p108 at 
I:/Lattice/ispLEVER_Starter/Vlib/xp/src/ORCA_MEM.vhd line 2394
#
# HDL call sequence:
# Stopped at I:/Lattice/ispLEVER_Starter/Vlib/xp/src/ORCA_MEM.vhd 2394 
Process p108
#
Hier ein Ausschnitt von "ORCA_MEM.vhd"

1

  P108 : PROCESS(clkb_ipd)

2

  BEGIN

3

     IF (clkb_ipd'event and clkb_ipd = '1' and clkb_ipd'last_value = '0') THEN

4

        IF ((g_reset = '0') or (rstb_ipd = '1')) THEN

5

           clkb_valid <= '0';

6

        ELSE

7

           IF (ceb_ipd = '1') THEN

8

              IF (csb_en = '1') THEN 

9

                 clkb_valid <= '1', '0' after 0.2 ns; -- <= line 2394

10

              ELSE

11

                 clkb_valid <= '0';

12

              END IF;

13

           ELSE

14

              clkb_valid <= '0';

15

           END IF;

16

        END IF;

17

     END IF;

18

  END PROCESS;

Was kann denn das nun wieder sein?

Hab mal mir mal den Fehler genauer anzeigen lassen. Das geht ja mit 
"verror + Fehlernummer"

>verror 3483
>#
># vsim Message # 3483:
># Delays in a signal assignment statement must be specified in
># increasing order of time.
># [DOC: IEEE Std 1076-1993 VHDL LRM - 8.4.1 Updating a projected output 
>waveform]
>#

Frei übersetzt:
Verzögerungen in einem Signalzuweisungsbefehl müssen in der zunehmenden 
Ordnung der Zeit angegeben werden


Was hat dies zu bedeuten? Hoffentlich nur eine Sache der Einstellung von 
ModelSim.

Ich such die schon die ganze Zeit. Daran hab ich auch gleich gedacht. 
Danke berndl

>; Simulator resolution
>; Set to fs, ps, ns, us, ms, or sec with optional prefix of 1, 10, or 100.
Resolution = ns

oder

>; Set SystemC default time unit.
>; Set to fs, ps, ns, us, ms, or sec with optional
>; prefix of 1, 10, or 100.  The default is 1 ns.
>; The ScTimeUnit value is honored if it is coarser than Resolution.
>; If ScTimeUnit is finer than Resolution, it is set to the value
>; of Resolution. For example, if Resolution is 100ps and ScTimeUnit is ns,
>; then the default time unit will be 1 ns.  However if Resolution
>; is 10 ns and ScTimeUnit is ns, then the default time unit will be 10 ns.
ScTimeUnit = ns


????

Jepp, hab ich. Der Fatal Error kommt aber leider immer noch. Beim 
Starten sieht man auch die einstellung von 1ps time resulution.
Also scheint es übernommen worden zu sein.

Ich dachte auch erst, dass es an den "." von 0.2ns liegt. Scheint aber 
doch etwas anderes zu sein :(

Vielleicht liegt es an der Limitierung von den 10000 Code-Zeilen?

ModelSim PE Student Edition Performance
- Capacity: 10,000 lines of executable code
- Performance (up to capacity): 30% of PE
- Performance (exceeding capacity): 1% of PE (i.e., 100 times slower 
than PE).

Steffen H. schrieb:
> Vielleicht liegt es an der Limitierung von den 10000 Code-Zeilen?

Kann eher nicht sein, der Simulator wird dann nur langsamer, aber er 
sollte trotzdem arbeiten.

Steffen H. schrieb:
> # ** Fatal: (vsim-3483) Delay in signal assignment is not ascending.
> #    Time: 105 ns  Iteration: 1  Process:

Steht da immer noch 105 ns oder steht jetzt 105000 ps?

Klaus Falser schrieb:
> Steffen H. schrieb:
>> # ** Fatal: (vsim-3483) Delay in signal assignment is not ascending.
>> #    Time: 105 ns  Iteration: 1  Process:
>
> Steht da immer noch 105 ns oder steht jetzt 105000 ps?

Da hab ich gar nicht drauf geachtet. Das kann ich aber heut abend sagen. 
Hab gestern mal noch den PLL getestet. Die funktioniert so wie sie soll. 
Und das alles ganz ohne irgendwelche Fehler.

Ich denk schon, dass es an den

1

clkb_valid <= '1', '0' after 0.2 ns; -- <= line 2394

liegt.

berndl schrieb:
> was auch noch interessant waere zu wissen: Welches Directory hast du
> denn nun verwendet um die Libs zu kompilieren? Sicher, dass es die
> richtigen Files fuer ModelSim sind/waren?

Ich habe die Dateien aus dem Pfad "Vlib/xp/src" genommen.

So, endlich Feierabend..

Hab mal das Transcript angehangen. ModelSim sagt tatsächlich Time: 105 
ns!

Mal sehen, ob wir das Problem heute lösen können.. Also ran an den Speck 
:)

Na sowas, da hat er den Anhang nicht geschluckt..

Und hier mal die Wave dazu.

berndl schrieb:
> was auch noch interessant waere zu wissen: Welches Directory hast du
> denn nun verwendet um die Libs zu kompilieren? Sicher, dass es die
> richtigen Files fuer ModelSim sind/waren?

Du hattest wahrscheinlich Recht. Ich hab die XP Library nochmal neu 
angelegt und dieses mal alle Dateien unter 
"ispLEVER_Starter\cae_library\simulation\vhdl\xp\src" kompiliert.

Tada! Und siehe da, es geht jetzt endlich :)

Ich Danke euch vielmals für die zahlreiche Hilfe und Tips zu diesem 
Problem.

Grüße Steffen

Hier mal noch der Screenshot von der Wave.