[VHDL] endl. Automat

Gast #388349
Lesenswert?
• ▲
▼
hi!

ich würde gerne einen Counter als endlichen automaten in VHDL
realisieren. Beim Compilieren bekomme ich jedoch immer folgenden
Fehler:

ncelab: *E,CSGMSS: multiple sources for unresolved signal: NEXT_STATE
[4.3.1.2].
           Building driver for signal :COUNTER_TB:DUT:NEXT_STATE from
process: :COUNTER_TB:DUT:REG:


mit dem kann ich leider nichts anfangen. scheint irgendwie so zu sein,
dass mein Automat nicht deterministisch ist, oder seh ich das falsch?

bin hier schon richtig am verzweifeln -  Tante google konnte mir leider
auch nicht weiter helfen :(
Angehängte Dateien:
Gast #388351
Lesenswert?
• ▲
▼
ganz einfach: es darf immer nur ein prozess schreibend auf ein signal
zugreifen, alle anderen dürfen den Wert nur auslesen. Bei dir versuchen
beide Prozesse den Wert des Signals NEXT_STATE zu ändern, und das ist
nicht erlaubt.
Das genaue Problem liegt dabei in folgender Zeile:
    else NEXT_STATE <= CURRENT_STATE;  --akt. zustand in Next_State und
idlen

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.