Gast
#4977878
Hallo, Ich habe folgendes Problem....ich beschäftige mich im Moment mit einem AD-Wandler (AK5388AEQ von Asahi Kashei)Datenblatt im Anhang. Der AD braucht laut I2S - Norm drei verschiedene Clocks im Slave-Modus, in dem ich ihn ja betreiben will. Im Datenblatt auf Seite 17 unter der Rubrik "System Clock" steht auch in der ersten Zeile, wie sich die Clocks zusammensetzen. Er braucht einen MasterClock, einen BitClock und einen LeftRight bzw. WordClock... Dabei soll in meinem Fall der MasterClock das 256-Fache der AudioSampligFrequenz sein (Weil es in Wiki als beinahe-Norm aufgeführt war).... Der BitClock aber ist nur das 48-Fache der Sampling-Frequenz.... (So gedacht, dass bei 24 bit Tiefe, und 1 Kanal 24BitLinks + 24BitRechts = 48Bit auftreten) Genau das finde ich aber komisch...bei den ganzen Bildern, die ich vom I2S-Protokoll angesehen habe, war der Bitclock der am höchsten getaktete... und laut Datenblatt soll der aber um ein vielfaches langsamer sein als der Masterclock....kann das stimmen ??? Oder gehört beim Bitclock auch noch der Faktor 256 dazumultipliziert ??? Dann wäre aber die Frequenz von dem ganzen recht hoch..bei rund 590 Mhz... Danke vielmals schon im Voraus, mfg Felix