100-Pin MCU zwei Pins VSS VDD vertauscht.

OP #7397835
Lesenswert?

Hallo, habe einen Prototypen mit dem PIC32MZ0512EFF100 aufgebaut. Leider ist ein Layout-Fehler vorhanden. 2 Pins (VSS und VDD sind vertauscht. Habe die beiden Leiterbahnen zum Chip weggekratzt. Beide Pins hängen jetzt also ohne Abblockkondensator "in der Luft". Schaltung läuft aber trotzdem soweit.

Muss ich jetzt mit irgend welchen anderen Nachteilen rechnen ? Natürlich wird der Fehler bei der nächsten Leiterplattenanfertigung behoben...

Gruß Dirk

#7397841
Lesenswert?

Dirk F. schrieb:

Muss ich jetzt mit irgend welchen anderen Nachteilen rechnen ? Natürlich wird der Fehler bei der nächsten Leiterplattenanfertigung behoben...

Ja! Die Abblockkondensatoren dienen der Funktionssicherheit. Diese sind nicht notwendig damit der µC (oder andere, insbesondere digitale, Bausteine) überhaupt arbeiten, sondern damit dieser STABIL unter verschiedenen Bedingungen arbeitet.

Fehlen diese kann von GAR NICHTS über seltene unvorhersehbare FEhlfunktionen bis hin zu ständigen Abstürzen alles passieren.

Aber die Lösung ist einfach: Du hast doch die Spannungsversorgung jetzt irgendwie angeschlossen. Warum da nicht auch noch jeweils einen Kondensator parallel schalten? (BTW: Warum hast du eigentlich zwischen den Abblockkondensatoren und µC die Leiterbahn aufgetrennt? Warum nicht vor den Abblockkondensatoren (Die sollten ja sowieso direkt am µC sitzen)

Gruß Carsten

OP #7397845
Lesenswert?

Carsten S. schrieb:

(BTW: Warum hast du eigentlich zwischen den Abblockkondensatoren und µC die Leiterbahn aufgetrennt? Warum nicht vor den Abblockkondensatoren (Die sollten ja sowieso direkt am µC sitzen)

Weil die Vias vom Abblockkondensator sehr nahe am C mit dicker Leitung sitzen. Die dünnen Leitungen vom Abblock-C zur MCU waren besser zu kappen....

#7397854
Lesenswert?

Dirk F. schrieb:

Carsten S. schrieb:

Aber die Lösung ist einfach: Du hast doch die Spannungsversorgung jetzt irgendwie angeschlossen.

Ja, die MCU bekommt ihre Spannung über die andere 6 VSS/VDD Paare...

Ahhso, dann war das ein Missverständnis... Es geht also um eines der Pärchen.

Dann gilt folgendes:

Vermutlich wird es so auch normal funktionieren, aber die Funktionssicherheit ist natürlich geringer. Es gibt ein gewisses Restrisiko für Probleme. (Andernfalls hätte der µC Hersteller den Anschluss ja eingespart)

Für einen Prototypen wäre mit das jetzt egal, man sollte nur im Hinterkopf haben das, falls merkwürdige Probleme auftreten, dieses eine mögliche Ursache von vielen sein könnte.

Wie groß das Risiko ist? Das kann keiner sagen der nicht sowohl die innere Architektur und auch noch dein Programm genau kennt. ISt das ausgerechnet ein Anschlusspärchen dem man direkt eine (zumindest impulsweise) Stromhungrige und auch noch empfindliche Peripherie zugeordnet hat, die dann im Programm auch noch verwendet wird, dann kann sich bei Mitversorgung über die anderen Pins ein gewisser Spannungsabfall innerhalb und ausserhalb des µC schon nachteilig auswirken.

In den meisten Fällen ist es, wie geschrieben, aber eher harmlos...

Gruß Carsten

#7397894
Lesenswert?

Dirk F. schrieb:

Carsten S. schrieb:

(BTW: Warum hast du eigentlich zwischen den Abblockkondensatoren und µC die Leiterbahn aufgetrennt? Warum nicht vor den Abblockkondensatoren (Die sollten ja sowieso direkt am µC sitzen)

Weil die Vias vom Abblockkondensator sehr nahe am C mit dicker Leitung sitzen. Die dünnen Leitungen vom Abblock-C zur MCU waren besser zu kappen....

hmmmmm.. dünne Leitungen zwischen Abblock-C und MCU, da solltest du dein Layout nochmal gründlich durchforsten

Gast #7397931
Lesenswert?

Man muss alle Versorgung-Pins anschließen, nur so verspricht der Herstelle korrekte Funktion. Ansonsten ist mit beliebigen Fehlfunktionen zu rechnen.

Das ist übrigens einer der häufigsten Anfängerfehler hier im Forum.

Gast #7397985
Lesenswert?

Man kann ja versuchen das Risiko für Fehlfunktionen zu verringern, indem die Firmware der lokalen Unterversorgung Rechnung trägt:

-Takt runtersetzen -LowPower aktivieren wo möglich -einzelne Softwaremodule austesten und nicht das Gesamtsystem unter Volllast

Und natürlich lässt man für die Core Peripherie Testroutinen laufen um einzuschätzen welche Chipteile elektrisch gesehen schnappatmung bekommen könnten. also extensiver Speicher/Flashtest.

Spannungsmonitoring ist auch eine gute Idee, der chip scheint wenigstens eine Spannungsabfallerkennung zu haben (Brown out reset -BOR) Kap 34.3.2.

Ob so ein BOR zugeschlagen hat, kann man in den register ablesen.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren