Ich vermute das ist einfach ein synchrones, serielles Protokoll bei dem die beiden Richtungen offenbar unterschiedliche Clock-Frequenzen benutzen (grob geschätzt ca. 15 kHz und 150 kHz).
Da in beide Richtungen übertragen wird, ist anzunehmen, dass sowohl die Clock- als auch die Datenleitung irgendwo einen Pull-up haben, und von den beiden Busteilnehmern auf low gezogen werden können. Im Schaltplan sieht man auch die das Senden einen entsprechenden Transistor an der Datenleitung hängen.
Das sehr simple Protolkoll scheint immer damit zu beginnen und synchronisiert zu werden, dass eine Seite die Datenleitung auf low zieht und danach die Übertragung von 8 Bit mit auf der langsameren Frequenz stattfindet (SPI, Datenübernahme bei steigender CLK Flanke).
Nachdem 8 Bit in eine Richtung übertragen wurden, wartet die Gegenseite vermutlich einfach bis die Datenleitung wieder "losgelassen" wird (high wird), bevor sie eine Antwort zurückschickt.
Das sind dann ebenfalls wieder 8 Bit, SPI, ebenfalls auf steigende Flanke, bei der ca. 10-fach höheren Clock-Frequenz.
Und dann geht das Spiel wieder von vorne los.
Man kann an den beiden leicht unterschiedlichen Low-Pegeln ganz gut erkennen, dass es zwei unterschiedliche Stellen sind, die den Bus abwechselnd kontrollieren.
Deswegen ist es immer gut nicht nur einen Logic-Analyzer draufzuschmeissen, sondern sich das Ganze auch erstmal analog anzugucken, so wie du es gemacht hast.
Dass die Flanken bei der schnelleren Clock so rund sind, kann übrigens auch an der Kapazität deines Tastkopfes liegen. Stelle mal auf "x10" um, wenn es das gibt.
PS: weil jemand sagte SPI gäbe es erst seit 1986, Schieberegister gab es schon deutlich früher und das Protokoll entspricht dem von SPI.
