meine einfache Simulation frisst sich fest.
Es ist ein Negativ-Spannungsregler, wobei die Simulation nach ein paar Nanosekunden blockiert.
Fehler: Simulation tolerance relaxed to achieve convergence
Es geht um ein Dual-Netzteil, der Positiv-Regler (mit NMOS)
funktioniert in der Simulation.
Der Negativ-Spannungsregler frisst sich nahezu sofort.
An welchen Stellschrauben muss man drehen, damit
LTSpice durchläuft.
Das neue LTSpice (24.1) kenne ich noch nicht wirklich,
aber es sollte an dieser Stelle keine Unterschiede machen.
Ich könnte das Projektchen mal als Datei anhängen,
vielleicht (sicher) hat jemand mehr Ahnung als ich.
Probier mal von dem Gate des MOSFET 100 MOhm nach Masse, oder 100 MOhm parallel zum Integrationskondensator. Es macht der Mathematik das Leben leichter, wenn jeder Knoten einen DC-Pfad nach Masse hat.
Nimm einen Opamp, der zur Schaltung passt, wie den LM358. Mehr als 0.1 MHz GBW ist sinnlos, da dein C1*R9 die Bandbreite auf 8 kHz begrenzt. Und du brauchst einen, bei dem der Ausgang nahe an die negative Versorgung rankommt, sonst kann der den Mosfet nie abschalten. Der NE5532 ist mies modelliert, und für die Schaltung ungeeignet. Der Mosfet hat auch ein schlechtes Model, warum überhaupt einen Mosfet der nicht für den Linearbetrieb gebaut ist? Nimm einen günstigen und robusten PNP mit wenig Kapazität. Die wenigsten Opamps mögen Kapazität am Ausgang. Vergiss den Pulldown zwischen Gate und Source nicht, und denk dran das der Opamps 44 Volt aushalten muss.
Datenblätter sind zum lesen da, es macht Sinn da reinzuschauen, bevor man irgendwas zusammenzuklickt, und dann 3x soviel Zeit braucht um die Bugs auf die harte Tour rauszubügeln.
Allerdings. Die Dioden und Transistoren darin sind modelliert mit
.MODEL DX D(IS=800.0E-18)
.MODEL QX NPN(IS=800.0E-18 BF=132)
D. h. keine Kapazitäten, keine Bahnwiderstände, keine Transferzeiten
-> die sind unendlich schnell und können unendlich hohe Ströme verarbeiten.
Sowas geht oft nicht gut, weil nicht realistisch.
Wenn man Kapazitäten und mindestens einen Widerstand einfügt, sollte die Simulation zumindest konvergieren, auch wenn die Kapazitäten und der Widerstand viel kleiner sind als in der Realität.
Also zum Beispiel
.MODEL QX NPN(IS=800.0E-18 BF=132 Cje=0.1p Cjc=0.1p Rb=1)
Der NE5532 rauscht tatsächlich relativ wenig.
Aber in deiner Schaltung hast du auch einen Rauschgenerator eingebaut:
Durch R7 (10 kΩ) fließt 0,7 mA und erzeugt dort Stromrauschen. Das wird direkt an den Ausgang weitergegeben.
Der OpAmp (bzw. das Netzteil) soll Low Noise oder Ultra Low Noise sein.
Spannungsfest wurde schon genannt.
Die Schaltung wird nie super rauscharm sein. Du musst sie so umbauen, dass die Referenz und der OPV vom geregelten und rauscharmen Ausgang versorgt werden,
und nicht vom Eingang. Sonst bist du nie besser als die PSRR vom OPV und der Referenz. Einfacher ist es die Versorgung mit einem RC zu filtern.
Ein OPV mit 10 MHz Bandbreite hat prinzipiel sqrt(10) mal soviel Rauschen wie einer mit 1 MHz Bandbreite. Deine Nummer 1 Rauschquelle ist aber die Schallplatte.
Die Kapazität ist ihnen egal ;-)
Stören tut die zusätzliche Phasendrehung, wenn die Phasenreserve nicht ausreichend ist. Ein kleiner Widerstand hilft da ungemein.
Schaltung.JPG
(180 KB)
Log_NOK.JPG
(160 KB)
