Als erstes schauen wir uns an, wovon die Threshold Spannung abhängt. Das kann man sich zumindest qualitativ relativ einfach anhand der von wikipedia kopierten Gleichungen anschauen:
$$V_{TN} = V_{TO} + \gamma\left( \sqrt{\left| V_{SB} + 2\phi_F \right|} - \sqrt{\left| 2\phi_F \right|} \right)$$
$$\gamma = \left(t_{ox}/\epsilon_{ox}\right)\sqrt{2q\epsilon_\text{Si} N_A}$$
Quelle [1]
Die Abhängigkeit von der Substratspannung (Bulk) lassen wir mal außen vor, da das kein Halbleiterkriterium ist. Ind er Regel hängt das Bulk eh auf VDD (PMOS) oder VSS (NMOS) und beim FDSoI transistor gibt es kein klassisches Bulk.
- Der Bruch
$$t_{ox}/\epsilon_{ox}$$
Also Oxiddicke durch Oxidpermettivität. Das zeigt die Abhängigkeit der Spannung von der Oxiddicke und der Permettivität. Somit ist die Gatekapzität bzw. der Kapazitätsbelag indirekt ein Hinweis auf die Threshold-Spannung.
Je dünner das Oxid ist, bzw je höher die Permettivität ist, desto niedriger wird die Vth.
Da die Oxiddicke der bestimmende Faktor für die Durchbruchsspannung des Oxids zum Kanal ist, kann man die nicht beliebig dünn machen. CMOS Transistoren im IC sind oft schon bei 1 V erheblich gestresst und bei 2 V nur noch wenige Sekunden belastbar, bis sie durchschlagen.
Ein Transistor, der 10V am Gate aushält kann somit schwer mit der Thresholdspannugn eines FETs in einem Asic mithalten.
Im Automotive Umfeld ist das bespielsweise auch ein Testkriterium im Halbleiter Test: High voltage Screening: Der Chip wir in einen speziellen Testmodus gebracht, sodss möglichst viele gates, unter Stress stehen im Analogteil. CMOS Logik hat eh immer 50% der Gates unter Stress. Dann wird die Spannung kurz erhöht. Danach wird bei normaler Spannung die Leckage gemessen und geprüft, ob diese zugenommen hat, was auf Gatedefekte hinweisen kann.
- Desweiteren hängt die Threshold Spannung von der Dotierkonzentration ab: N_A
Ebenfalls etwas, das man in seinem Halbleiterprozess abwägt zwischen Kanalleitfähigkeit, Vth, Durchbruchsspannung, Strombelastbarkeit etc.
- Einer der Punkte, die die wenigsten kennen: Die Thresholdvoltage hängt vom Material des Gates selbst ab. Konkret hängt sie von der Austrittsarbeit [2] des Gatematerials bzw dem Unterschied der Austrittsarbeiten zwischen Gate und Kanal ab. Das wird durch das Oberflächenpotential Phi in der Gleichung beschrieben.
Die Austrittarbeit der Materiallien beeinflusst die Flachbandspannung [3], die die Ladungsträgerinfluenz zwischen den Elektroden beeinflusst.
Historisch gesehen hat hier einer der großen Durchbrüche (höhö) der Entwicklung stattgefunden. Früher nahm man als Gate bspw. Aluminium. Das funktioniert wegen der Materialeigenschaften nur mäßig und führt zu hohen Vths. Danach ist man irgendwann zu Polysilizium gegangen. Dieses Polykristalline dotierte Silizium bietet bessere Eigenschaften, sodass die Thresholdspannugn gesenkt werden konnte.
Polysilizium hat jedoch einen Nachteil: Es hat einen relativ hohen Widerstand.
(In der Regel werden Widerstände im Halbleiter durch dotierte Polisiliziumstreifen, die identisch wie die Gates sind gebaut).
Da die fmax eines Transistors gerade im Hochfrequenzeinsatz erheblich vom Gatewiderstnad abhängt, ist es notwenig den Gatewiderstand zu senken, aber trotzdem ein geeignetes Material als Gate zu verwenden, sodas die Thresholdspannung gut ist.
Tadaaaa: https://de.wikipedia.org/wiki/High-k%2BMetal-Gate-Technik
Der aktuelle Stand der Technik ist, das Gate aus Polysilizium vorzufertigen und dann hohlzuätzen. Dann wird über dem Kanal ein spezelles High-K dielektrikum platziert, mit hoher Permettivität (niedrige threshold Spannung). Daraufhin wird für die Austrittsarbeit ein geegnetes Metall abgeschieden, dass die thresholdspannugn maßgeblich beeinflusst. Abgerundet wiurd das ganze durch das Auffüllen mit einem extrem gut Leitfähigen Metall, um den Gatewiderstand zu senken.
somit ist heutzutage das Transistorgate allein schon ein Schichtenkuchen für sich.
Diese Video zur Formierung eines Fin-Fet Transistors zeigt das ganz gut: https://www.youtube.com/watch?v=_9pXQpkrb7E
Das ist eine der besten Veranschaulichungen, die man so offen im Netz findet. Zwar ohne Erklärung, aber man sieht, wie zuerst ein Dummy Gate formiert wird, dass dann anschließend ausgeätzt wird und mit entsprechenden Materialien gefüllt wird.
Elvan M. schrieb:
Ich habe an der Uni schon IC Design gemacht. Da konnte man sogar
innerhalb des Chips Transistoren mit verschiedenen Thresholdspannungen
nutzen. Leider ist da im Layout nur eine Markerlage, die über den
Transistor gezeichnet wird, die die Threshold-Gruppe definiert. Somit
ist im Layout kein wirklicher Unterschied zu erkennen.
In der Regel wird die dotierung nicht verändert da prozesstechnisch zu schwierig. Es wäre mehrere Läufe im Diffusionsofen etc. notwendig. Für gewöhnlich wird die thresholdgruppe der Transistoren durch das abscheiden eines anderen Gatematerials bestimmt.
[1] https://en.wikipedia.org/wiki/Threshold_voltage
[2] https://de.wikipedia.org/wiki/Austrittsarbeit
[3] https://de.wikipedia.org/wiki/Flachbandspannung
