In einer älteren (11.) Auflage des Tietze-Schenk findet sich auf S. 731 eine Liste von statischen RAMs. Erstaunlicherweise sind auch welche in ECL-Technik mit recht hohen Speicherkapazitäten gelistet, z.B. 101510 mit 1 Mbit und 101524 mit 4 Mbit. Gab es diese tatsächlich? Eine Google-Suche brachte nichts, lediglich einige Konferenzbeiträge mit Prototypen von 16kBit. Ich wundere mich, dass die sehr stromhungrige ECL-Technologie allein aus thermischen Gründen derart hohe Speicherdichten erlaubte. Inzwischen ist ECL natürlich überholt, Zykluszeiten von 10ns und weniger schafft auch CMOS, aber 1999 war das natürlich schnell.
Zumindest für den MCM101524 findet man das Datenblatt.
Nach dem Datenblatt ist es aber C-Mos mit ECLkompatiblem I/O
Nach dem Datenblatt ist es aber C-Mos mit ECLkompatiblem I/O
Fritz hat ja schon erkannt, das reinrassiges ECL mit der hohen Speicherdichte kaum möglich ist.
Hier ab Seite 116 gibt es einen Überblick "Fast Static RAMs" von Motorola aus dem Jahr 1994:
Zählt man eigentlich LVPECL (Low Voltage Positive ECL) zu ECL ?
PECL ist IMHO im FPGA-Bereich (immer noch) als Option verbreitet.
IMHO richtet sich auch die verwendete Halbleiterfertigungstechnologie nach der Nachfrage/Angebot und wenn man nachgefragten CMOS-Speicher hat, warum sollte man dann die IC-Fertigung auf Bipo-transistorzellen umstellen ?
In den frühen 80er habe ich viel mit ECL gemacht. Als grösste Speicher sind mir 4k oder 16k in Erinnerung. Das deckt sich auch mit dem Fairchild-Datenbuch von '83. Siehe hier: https://www.rsp-italy.it/Electronics/Databooks/Fairchild/_contents/Fairchild%20Bipolar%20Memory%20Data%20Book%201983.pdf
Also im Seifart von 1986 (ISBN: 3-341-00148-4) finden sich zwei Angaben zum Flächenbedarf:
-
ECL " ... erheblich größeren spezifischen Flachenbedarf (im Vergleich zu I²L und TTL)
-
CMOS geringer Bedarf an Chipfläche (weniger als 10% gegenüber TTL)
Für bipolares RAM (nicht explicit ECL) wird als Beispiel Typ 181 C genannt und als "Industrie-beispiel wird von Speicherkapazitäten bis 1kbit/Chip mit Zugriffseiten 30 ... 100 ns und Verlustleistung von "einigen mW/bit".
Bei CMOS SRAM wird dagegen von 1mW/bit geschrieben.
Ich habe mal den IC-Master von 1993 durchgeblättert, damals war Synergy ein Hersteller von ECL-RAM:
https://bitsavers.org/components/synergySemiconductor/1994_Synergy_Product_Data_Book.pdf?pg=614
16k*4bit sind hier das Maximum
Ich habe mal den IC-Master von 1993 durchgeblättert, damals war Synergy ein Hersteller von ECL-RAM:
Als weitere Firma kommt Galvantech in Betracht, die gingen 2000 an cypress.
[offtopic]
"H" in IMHO habe ich als "humble" in Erinnerung. Und das heißt "bescheiden".
Oder auch "meiner ummaßgeblichen Meinung nach", die Bedeutung des Wortes "Bescheidenheit" als eine der Tugenden ist ja auch im Wandel.
Für irgendetwas, an das ich mich nicht mehr 100% erinnere, nehme ich AFAIK "so, wie ich es weiß" oder "soweit ich mich erinnern kann".
"knowledge" und "opinion" sind zweierlei; grob definiert, das eine ist objektiv, das andere subjektiv wahr.
[/offtopic]
So in den letzten 10 Jahren ist "reinrassiger" dedizierter SRAM (aus Kostengründen) seltener geworden, wo es noch SRAM gibt, da ist es oft Pseudo-SRAM der im Kern DRAM ist oder ein SRAM-Makro in einem FPGA/DSP o.ä..
Und bei den DRAM-Fertigungstechnologien hat es wohl auch Bereinigung gegegeben, da die Halbleiterausrüster nicht mehrere Typen von Maschinen bauen wollten. Das war dann beispielsweise das Ende für Qimonda mit seinem Deep-Trench-Capacitor.
Zählt man eigentlich LVPECL (Low Voltage Positive ECL) zu ECL ?
PECL ist IMHO im FPGA-Bereich (immer noch) als Option verbreitet.
Ja. ECL wurde normalerweise mit VCC=0V und Vee=-5.2V betrieben. Das hatte Vorteile bezüglich der Störfestigkeit weil die Vcc das Referenzpotential für die hi & lo-Pegel war, und sauberer als GND geht nicht. Wenn die Vee=-5.2V nicht ganz so schön ist, dann ist das bedauerlich, aber nicht ganz so schlimm, weil sie sowieso gleich in einer Konstantstromquelle benutzt wird um die Emitter der Differenzstufe zu betreiben. Kleine Fehler im Konstantstrom treffen beide Hälften der Differenzstufe gleich und heben sich bezgl. der Pegel weitgehend auf.
Das waren bisher die 10K und die 10KH-Familie.
Dann kam die 100K-Familie. Die brauchte nur -4.5V und war außerdem temperaturstabilisiert. Bei 10K verschieben sich die Referenzpegel mit der Temperatur. Das machte Probleme wenn man unterschiedliche Temperaturgegenden in einem System hatte. Temp.-Stabilisierung war ein echter Fortschritt.
Dann wurden 3,3V-Systeme beliebt. Man schaffte es, der Konstantstromquelle noch ein paar 100 mV abzuknapsen und war dann bei LV-ECL. Jetzt war noch das Ärgernis da, dass man aber -3V3 brauchte. Man hat dann kurzerhand die Vee-Pins als Masse deklariert und VCC als +3V3 und war dann bei LVPECL. Alte TTL-ECL-Pegelwandler funktionieren hier natürlich nicht mehr. Das Bezugspotential ist jetzt eben +3V3 und nicht mehr GND. Man muss sich beim Abblocken mehr Mühe geben, gerade in einer CMOS-verseuchten Umgebung.
Wenn man jetzt noch die Emitterfolger im Ausgang mit ihrem zusätzlichen VBE-drop weglässt, dann landet man bei CML und kann bis 2V5 runter.
Bei LVDS reduziert man dann auch den Signalhub von 800 mV auf 400 mV.
Gerhard
Wohl ein ganz seltener Fall einer nicht 100 prozentig bestimmten Abkürzung.
Heute nehme ich IMHO als Abkürzung für "MMn", "Meiner Meinung nach" also wesentlich wertneutraler. Vor Jahren zu ICQ-Zeiten wurde das noch anders übersetzt. Dass es tatsächlich damals so benutzt wurde, ändert nichts an der Tatsache als solcher. Auch wenn das heute komisch vorkommt.
ciao gustav
Heute nehme ich IMHO als Abkürzung für "MMn",
Da frag ich mich ja immer wieder, wo das herkommt. Was ist an mMn auszusetzen? Kürzer ist es auch noch als imho. Wobei mir imho deutlich öfter als "in my honest opinion" als "in my humble opinion" untergekommen ist.
Beim Stack kann ich es ja noch verstehen, Kellerspeicher ist einfach fürchterlich unhandlich. Aber bei solchen "Sprachbildern" kann man doch ruhig bei deutsch bleiben?
Daa frag ich mich wirklich, wo das herkommt, das man fast schon krampfhaft Anglizismen verwenden muss.
Daa frag ich mich wirklich, wo das herkommt, das man fast schon krampfhaft Anglizismen verwenden muss.
Richtig schlimm wirds erst mit Pseudoanglizismen.
Nehme an, dass das mit Chat-Funktion oder SMS aufkam, damit man nicht alles ausformulieren musste. https://de.wikipedia.org/wiki/Liste_von_Abk%C3%BCrzungen_(Netzjargon)
ciao gustav
Nehme an, dass das mit Chat-Funktion oder SMS aufkam, damit man nicht alles ausformulieren musste.
Ja das ist schon klar, dass man Abkürzungen nutzt, um nicht alles ausformulieren zu müssen. Ich wundere mich aber darüber, dass es scheinbar unbedingt englische Abkürzungen sein müssen. Dabei ist mMn 25% kürzer als imho, also wenn es die reine Zeicheneinsparerei wäre, sollte es doch auch mMn sein.
"
Zählt man eigentlich LVPECL (Low Voltage Positive ECL) zu ECL ?
PECL ist IMHO im FPGA-Bereich (immer noch) als Option verbreitet.
Ja. ECL wurde normalerweise mit VCC=0V und Vee=-5.2V betrieben. Das hatte Vorteile bezüglich der Störfestigkeit weil die Vcc das Referenzpotential für die hi & lo-Pegel war, und sauberer als GND geht nicht. ..."
...
Danke für die Ausführungen zur den Varianten stromgekoppelter Logik. Heutzutage scheint es so, als wäre es nur noch Thema an der Schnittstelle und nicht an dem internenen Aufbau ( "alles CMOS heute" ).
Im FPGA-bereich kommt LPECL in Zusammenhang mit AD-Wandlern vor, angefragt waren aber statische Speicher. Das bringt auf eine Erklärung auf, warum es eher kleine, also mit wenig gespeicherten bytes, mit PECL gibt/gab. Schnell wird da gebraucht, wo sich öfters "was" ändert, also AD-Wandler, Synchronisierungs-Fifo etc.. In einem RAM als CPU-Arbeitsspeicher soll sich aber der Wert eher selten ändern oder gelesen werden. Also hat man sich das mit der Speicherhierarchie ('cache') einfalle lassen, bspw. bei den *386-boards der Neunziger wo Teile des motherboards mit (schnellen) SRAM als L2-cache zwischen langsamenen Hauptspeichermodulen und CPU bestückt waren. Mit den CPU's Marke Brennzilium, aehm Pentium, "wanderte" dann der schnelle aber byte-mäßig kleine Zwischenspeicher in Richtung CPU-(Modul); man konnte inzwischen auch auf dem CPU-Die schnelle Zwischenspeicher integrieren.
Da frag ich mich ja immer wieder, wo das herkommt. Was ist an mMn auszusetzen? Kürzer ist es auch noch als imho. Wobei mir imho deutlich öfter als "in my honest opinion" als "in my humble opinion" untergekommen ist.
Man könnte auch versuchen, die fachlichen Inhalte dieses Threads konsequent deutsch ausdrücken. Von ECL über RAM und Cache bis FPGA. Indem man das Kauderwelsch, was einem in den Sinn kommt, durch eine konsequent eindeutschende KI schickt. Am Beispiel des vorigen Beitrags:
"Im Bereich der feldprogrammierbaren Logikbausteine kommt die positiv gekoppelte Emitterlogik im Zusammenhang mit Analog-Digital-Umsetzern vor, angefragt waren jedoch statische Schreib-Lese-Speicher. Das führt zu der Erklärung, warum es eher kleine Speicher mit positiv gekoppelter Emitterlogik gibt beziehungsweise gab, also Speicher mit geringer Kapazität.
Hohe Geschwindigkeit wird dort benötigt, wo sich häufig etwas ändert, etwa bei Analog-Digital-Umsetzern, Synchronisations-Zwischenspeichern nach dem Prinzip „zuerst hinein, zuerst hinaus“ und ähnlichen Anwendungen. Bei einem Schreib-Lese-Speicher als Arbeitsspeicher der Zentralen Verarbeitungseinheit sollen sich die gespeicherten Werte hingegen möglichst selten ändern oder gelesen werden. Deshalb wurde die Speicherhierarchie mit Zwischenspeichern eingeführt.
Ein Beispiel sind die 386-Hauptplatinen der neunziger Jahre, bei denen Teile der Hauptplatine mit schnellem statischem Schreib-Lese-Speicher als Zwischenspeicher der zweiten Ebene zwischen den langsamen Hauptspeichermodulen und der Zentralen Verarbeitungseinheit bestückt waren. Mit den Pentium-Prozessoren wanderte dieser schnelle, aber kapazitätsmäßig kleine Zwischenspeicher näher an die Zentrale Verarbeitungseinheit heran. Schließlich wurde es möglich, den schnellen Zwischenspeicher unmittelbar auf dem Siliziumchip des Prozessors zu integrieren."
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.
