Gast
#298435
Hallo, will mich in die CPLD Welt einarbeiten und habe gewisse Startprobleme. Konkret möchte ich einen IIR Filter in einem CPLD realisieren. Da ich scheinbar keine Werte im CoolRunner XC2C64 ablegen kann, muss ich die Koeffizienten extern aus einem Speicher laden. Oder ich realisiere die Koeffizienten Bitweise über AND's und NAND's. Was bei 20 Koeffizienten a 16 Bit ..... 320 (N)AND's macht. Für die realisierung der Rechenoptionen (Addition und Multiplikation ) muss ich bei paralleler Auslegung der Rechenwerke auch noch etliche (N)AND's einkalkulieren. Angenommen für die Rechenwerke benötige ich insgesamt 1000 (N)AND's zusätzlich die bitweise Koeffizientendarstellung mit 320 (N)AND's ergibt am Ende 1320 Gatter........... Vielleicht auch weit überzogen. Muß mal sehen was es da für Schaltungsdesign Möglichkeiten hinsichtlich State Machine, Wahrheitstabellen u.s.w. gibt. Nun habe ich keine Ahnung was die Angabe 64 Macrocell bedeutet. Wieviele UND ODER Gatter ergeben eine Macro Zelle? Kann ich mein Filter also überhaupt in einem CPLD mit 64 Macrocellen realisieren ? Angenommen es würde gehen. Wie Programmiere ich das Device. Die entsprechende Entwicklungssoftware bekomme ich ja bei Xilinx. Aber wie bekomme ich meine Gatterstrukturen (Source) auf den Baustein. Gibt es da auch einen in System Programmer für die Parallele Schnittstelle? Wenn ja, wo kann ich diesen kaufen ohne gleich ein ganzes Entwicklungsboard eingepreist zu haben? Würde mich also freuen wenn mir jemand sagen könnte was ich mir unter einer Macorcell vorstellen kann und wo ich einen Programmer für die Xilinx CoolRunner Baureihe herbekomme. MFG Sven