Gast
#418156
Hallo, ich hab da ein merkwürdiges Problem ... Bei einem VHDL-Projekt, das aus mehrere Komponenten besteht, hab ich das Problem, dass die Komponenten nicht immer definiert zurückgesetzt werden. Der Reset ist asynchron und wird von einem externen Pin "eingelesen" und an alle Komponenten weiterverteilt (auch an alle Unterkomponenten). Kann es sein, dass durch Laufzeiten innerhalb des FPGAs die Komponenten teilweise unterschiedlich geresettet werden und es zu race-conditions kommt, bei denen es zufällig mal funktioniert und mal nicht?