Im Forum und im Wiki
-
Thread
HF-ADC gesucht
Es gibt den MAX1121, der kann 250MHz, aber wo es den gibt ... ?
-
Thread
Unterschied, ADC an FPGA oder ADC an ARM
Bei dem Welec DSO werden vier Max1121 ADCs mit je 250 MSa/s im Interleave mit verschobenen Takten betrieben, so dass insgesamt eine Abtastrate von 1 GSa erreicht wird. http://sourceforge.net/apps/trac/welecw2000a/
-
Thread
Wittig(welec) DSO W20xxA Hardware (Teil 2)
Hallo Jörg, ist denn schon bekannt, wie das PIN4 der MAX1121 beschalten ist? Eigentlich sollten doch alle 4 ADC eines Kanals mit der gleichen externen common mode Spannung beschalten sein. Lt. "Analog-Input-Part_assignment_V1_3_3.pdf" ( was der letzte Stand
ist?) müsste also PIN2/U12, Messpunkt13 und PIN3 der 4 ADC je Kanal verbunden sein. Im Datenblatt MAX1121 wird von 1,4V Vcm gesprochen. Mit dem eingezeichneten Teiler im Stromlaufplan kommen wir aber nur auf 1,25V? Kann das eine Ursache für die Begrenzung der Spannungen sein? Gruß Jürgen
-
Thread
Wittig konkurs
Warum hat die Platine 8 Max1121 bei nur 2 Eingängen?
-
Thread
Fragen zu ADCs / mehrere ADCs versetzt sampeln lassen.
verschoben abtasten. Da werden diese hier verwendet https://datasheets.maximintegrated.com/en/ds/MAX1121.pdf Quelle http://www.vabolis.lt/2009/03/26/skaitmeninis-oscilografas/ Vielleicht sollte ich mir das Oszi kaufen und damit anfangen ... 8 Bits sind halt etwas wenig.
-
Thread
Wittig(welec) DSO W20xxA Open Source Firmware
Hall Günter, du hast mich da auf eine Idee gebracht. Lt. Datenblatt wäre Pin 68 des MAX1121 eine Möglichkeit. Dieser legt das Ausgabeformat fest. Wenn er auf 0 liegt, wird der Wert als Zweier-Komplement ausgegeben, bei 1 als normaler Binärwert. Der Pin hat einen internen Pulldown. Wenn er
Daniel G. schrieb: > du hast mich da auf eine Idee gebracht. Lt. Datenblatt wäre Pin 68 des > MAX1121 eine Möglichkeit. Dieser legt das Ausgabeformat fest. Wenn er > auf 0 liegt, wird der Wert als Zweier-Komplement ausgegeben, bei 1 als > normaler Binärwert. Der Pin hat einen internen Pulldown.