Hallo zusammen, ich sichte gerade Datenblätter und frage mich, ob Logic-Level FETs irgendwelche Nachteile haben. Beispiele BSP170P und BSP171P. Bis auf die Sättigungsspannung sehe ich keinen Unterschied. Welchen Vorteil hat der FET mit der höheren Sättigungsspannung, daß er überhaupt eine Daseinsberechtigung hat? Oder gibt es Anwendungen, wo das ein Vorteil ist?
Gast
#6021207
Walter T. schrieb: > Bis auf die Sättigungsspannung sehe ich keinen Unterschied. Brille putzen und nochmals dynamische Parameter ansehen. Walter T. schrieb: > Welchen Vorteil hat der FET mit der höheren Sättigungsspannung Er schaltet schneller und auch die Body-Diode ist mehr als doppelt so schnell, bei viel kleinerer Speicherladung.
Gast
#6021212
Hallo schau mal in die Datenblätter R DSon ist trotz mittlerweile sehr guter Werte bei LogikLevel MOSFETs bei den 10V Typen immer noch um einiges geringer, natürlich auf die ähnliche Leistungsklasse bezogen. Auch sind die Kapazitäten die im Schaltbetrieb mit hohen Strömen umgeladen werden bei Logikleveltypen größer , natürlich auch hier auf die ähnliche Leistungsklasse bezogen. Also sind starke Treiber notwendig, die erstens Kosten verursachen, vor allem aber wieder EMV Probleme mit sich bringen (Hohe Ströme schnell - steile Flanken- schalten). Und bei hohen Spannungen - es gibt auch 100V, 200V usw. Typen- gibt es irgendwelche Effekte die für die Gatespannung von 10V sprechen, dazu müssen dir allerdings die Spezialisten was genaueres sagen. Nicht zuletzt spielen auch Faktoren mit hinein die nichts mit den eigentlichen Eigenschaften zu tun haben: Alte Typen sollen sich 1:1 ersetzen lassen, "Das war schon immer so also bleiben wir dabei" (tatsächlich !); Fertigungsprozesse existieren und sind sicher zu beherrschen => geringe Kosten auf beiden Seiten und trotzdem mehr Gewinn für den Hersteller als bei den "SuperDuper" MOSFET der die neusten Erkenntnisse und Produktionsmöglichkeiten ausnutzt und teurer verkauft werden kann, dafür aber seltener und mit weniger Gewinn. Hennes
Gast
#6021215
Walter T. schrieb: > ob Logic-Level FETs irgendwelche Nachteile haben Da bei LogicLevel das Gate-Oxid dünner sein muss, gibt es keine spannungsfesten LogicLevel MOSFETs. So ab 100V sind es immer normale MOSFET. Da das Gate-Oxid dünner ist, hält auch das Gate weniger aus, meist nur 12V statt 20V. Da das Gate-Oxid dünner ist, hat das Gate eine höhere Kapazität. Da die Threshold-Spannung niedriger ist, liegt auch der Reststrom bei UGS=0V höher, die sperren also nicht so gut.
Walter T. schrieb: > Welchen Vorteil hat der FET mit der höheren Sättigungsspannung, Es gibt keine besonderen Ansprüche an die Treiberschaltung. Bei 1,5Volt am Gate ist er gesperrt, ein Logic-Level Mosfet leitet da schon.
Gast
#6021278
Die logic level FETs benötigen eine engere Kontrolle der Threshold-Spannung. Zu niedrig sollte die auch nicht werden, denn dann steigt der Leckstrom. Auch durch altern kann sich die Spannung verschieben. Das Gate oxid muss nicht unbedingt dünner sein. Als weiteren Faktor gibt es quasi fixe Ladung im Gate oxide die den Schwelle verschieben können. Das geht so weit dass es auch depletion mode MOSFETs gibt, auch für höhere Spannungen (z.B. 600 V). Die parasitäre revers diode sollte weitgehend unabhängig von der Schaltschwelle sein. Da ist es eher eine Frage was bei LL Fets gefragt ist. Da gibt es auch bei den normalen Typen eine große Auswahl mit schnellen und langsamen dioden.
Lurchi schrieb: > Die parasitäre revers diode sollte weitgehend unabhängig von der > Schaltschwelle sein. Hab ich mir auch gedacht da für diese Diode das Gate ja gar keine Rolle spielt sondern in erster Linie diese Diode von der Drain/Source Geometrie abhängt. Möglicherweise aber unterscheiden sich hier auch die Geometrien zwischen den normalen FETs und den LL FETs, da bin ich mir nicht sicher ob der Unterschied nur im näher positionierten Gate zu suchen sind.
Lurchi schrieb: > Die logic level FETs benötigen eine engere Kontrolle der > Threshold-Spannung. Zu niedrig sollte die auch nicht werden, denn dann > steigt der Leckstrom. Der Leckstrom ist doch so gering, daß er in der Praxis keine Rolle spielt. Aber die Differenz zwischen (minimaler) Gatespannung und Schwellenspannung hat einen Einfluss auf die Schaltgeschwindigkeit. Je höher die Differenz, desto schneller schaltet der Mosfet ab. Negative Gatespannung ist hilfreich, aber meistens nicht zu realisieren.
Sven S. schrieb: > Der Leckstrom ist doch so gering, daß er in der Praxis keine Rolle > spielt. Kommt auf die Anwendung an aber ja, das sind sehr spezielle Fälle, in denen der Leckstrom einen störenden Einfluss haben kann.
Gast
#6021320
Die Leckströme steigen stark mit der Temperatur, und spielen eine entscheidende Rolle in Leistungsanwendungen. Nicht umsonst gibt es nur wenige Mosfets, die für 175 Grad Speerschichttemperatur spezifiziert sind.
udok schrieb: > Nicht umsonst gibt es nur wenige Mosfets, die für 175 Grad > Speerschichttemperatur spezifiziert sind. Wenn die Dinger bei Dir so heiß werden, machst Du was verkehrt. Definitiv.
Gast
#6022385
LL-Modelle sind auf Schaltbetrieb hochgezüchtet, wenn du hohe Verlustleistung (linearbetrieb und SOA) brauchst sind die eher ungeeignet.
Gast
#6023278
2 Cent schrieb: > LL-Modelle sind auf Schaltbetrieb hochgezüchtet, wenn du hohe > Verlustleistung (linearbetrieb und SOA) brauchst sind die eher > ungeeignet. Genau deswegen werkeln in meinem Akkutester ein IRF540 neben zwei IRLZ44: Der IRF540 lässt sich recht zahm als einstellbare Last betreiben, die IRLZ44 schalten Festwiderstände zu.
Leckströme sind oft DER wesentliche Nachteil. Nicht die die man typ. bei 25°C misst, sondern die die garantiert z.B. bei 85°C Umgebungstemperatur eingehalten werden vom Hersteller. Kommt aber wie immer auf die Anwendung an. Glücklich ist, wer nicht energiesparend entwickeln muss und auch keine worst case Szenarien betrachten muss und sich deshalb nicht um Leckströme zu kümmern braucht.