|
Anzeige
|
MAX II CPLD als volatile: nur SRAM beschreiben
Gast
#4987218
Hallo allerseits, ich bin auf der Suche nach einem CPLD mit flüchtigem Speicher, da meine Anwendung erfordert, dass man minütlich die Logik-Konfiguration ändert. Da ist Flash etwas ungünstig. Nun haben die MAX II CPLD offensichtlich SRAM Konfigurationszellen, die beim Reset aus einem Flash initialisiert werden. Ist jemandem eine Möglichkeit bekannt, wie man die SRAM-Zellen direkt initialisieren kann, ohne den Flash zu beschreiben? Danke!
Gast
#4987300
Via JTAG ISP?
Gast
#4987377
Ben schrieb: > Via JTAG ISP? Ja, genau. Ist das möglich? Ich habe bisher alle Beschreibungen dazu so gelesen, dass immer der Weg über den internen Flash genommen wird und die SRAM-Zellen dann erst beim nächsten Reset geladen werden. Hast du da andere Erkenntnisse? Dann nimm doch gleich einen richtigen FPGA, dort geht das.
Gast
#4987554
1N 4. schrieb: > Dann nimm doch gleich einen richtigen FPGA, dort geht das. Danke, das ist mir klar. Der nächste kostenkünstigste FPGA mit entsprechendem Pincount wär dann meines Wissens ein ICE40hx1k, der dann leider schon wieder ca. das 5-10 fache kostet. Das wollte ich vermeiden.
Gast
#5022374
push
Gast
#5022376
Push back
Gast
#5022590
alibaba schrieb: > Der nächste kostenkünstigste FPGA mit > entsprechendem Pincount wär dann meines Wissens ein ICE40hx1k, der dann > leider schon wieder ca. das 5-10 fache kostet. Das wollte ich vermeiden. Das mit dem Vermeiden verstehe ich. Aber die Preise nicht: Mouser, Einzelpreise: Der billigste(!) MAX II: 7,07 € (kann das sein? Kommt mir nicht plausibel vor.) Der billigste iCE40HX1K-VQ100: 4,55 €, viel mehr bei den teureren wird's auch nicht Vielleicht ein MAX 10, ab 3,56 €, im TQ144 ab 7,- €. Die setze ich selber ein. Die lassen sich sowohl direkt SRAM als auch über internes FLASH programmieren. Und die S-Versionen haben auch nur eine Betriebsspannung. DZDZ
Gast
#5022647
alibaba schrieb: > Ist jemandem eine Möglichkeit bekannt, wie man die SRAM-Zellen > direkt initialisieren kann, ohne den Flash zu beschreiben? Danke! Beim MACHXO2 ist mir das über SPI bekannt. Der dürfte günstiger in Stückzahlen sein als ein MAX-II.
Gast
#5022736
Der Zahn der Zeit schrieb: > Das mit dem Vermeiden verstehe ich. Aber die Preise nicht: Strubi schrieb: > Beim MACHXO2 ist mir das über SPI bekannt. Der dürfte günstiger in > Stückzahlen sein als ein MAX-II. Danke für eure Vorschläge aber der EPM240T100C5N kostet beim Chinesen z.B. unter 1,50 Euro ab 10 Stück incl. Versandt. Das macht ihn natürlich äußerst interessant. Leider sind die Lattice Steine daher für mich teurer und ein MAX 10 is leider scheinbar garnicht über diesen Weg zu beziehen. Offtopic: Kann man in diesem Forum über Reverse-Engineering sprechen oder ist das unerwünscht?
Gast
#5023361
alibaba schrieb: > Offtopic: Kann man in diesem Forum über Reverse-Engineering sprechen > oder ist das unerwünscht? Ich find's immer spannend. Kann halt sein, dass dir eine Menge Getrolle entgegenschlägt, und wenn ein Xilinx-Anwalt findet, dass du Geschäftsgeheimnisse breitschlägst, kriegt der Forenbetreiber halt ne "takedown notice". http://www.altera.com/literature/hb/max2/max2_mii51015.pdf Das Flash kann man mit einem 8-bit-Controller via JTAG ändern ("JAM-Player"), aber zum direkten Zugriff auf das SRAM steht da nichts.
Gast
#5028427
alibaba schrieb: > Ist jemandem eine Möglichkeit bekannt, wie man die SRAM-Zellen > direkt initialisieren kann Bei älteren Altera-CPLDs wird davon nichts in den Datasheets/Handbooks erwähnt, erst ab MAX10 kann das interne SRAM (heisst dort CRAM) beschrieben werden. Bei Xilinx' XC9500 oder Coolrunner ist es genauso. Bei Lattice XO und XO2 lässt sich das interne SRAM per JTAG direkt beschreiben, ebenso beim iCE40er. Antwort schreiben |
Anzeige
|
