GPIOs Blockschaltbild verstehen

Gast #4139607
Lesenswert?
• ▲
▼
Guten Tag an alle,

Ich bin gerade dabei für mein Studium die ersten Kapitel im Fach 
Mikroprozessor durchzu gehen, und bin auf etwas gestossen das ich noch 
nicht verstehe.

Und zwar geht es um das Bild. Was ein Tristate macht hab ich vertanden. 
Nur weiss ich nicht richtig wie ich mich an das Bild "herantasten" soll, 
wenn mir da jemand einen Sprung geben könnte wäre das echt cool!

Vielen dank mal und ich wünsche euch schöne Feiertage !

Gruss.
Angehängte Dateien:
Gast #4139627
Lesenswert?
• ▲
▼
Die selbe Information stellt das Datenblatt auf unterschiedliche Art 
dar. Als normaler Text, als Tabelle von Registern, als Schaltplan...

Der eine findet den Text verständlicher, der andere den Schaltplan. Wenn 
du besser mit den anderen Beschreibungen zurechtkommst - erst mal 
ignorieren und nur rein schauen, wenn der Text unklar ist.
#4139635
Lesenswert?
• ▲
▼
Das ist ein PIC stimmt's?
Sind dir die logischen Bauteile auf dem Schaltplan (D-Flipflop, AND, 
tristate Buffer,...) bekannt?
Hast du mit dem Prozessor schon gearbeitet?

Kurz zu den einzelnen Funktionen:
ANSELx kann die digitale Eingangsstufe ein-/ausschalten, und Querströme 
in der Eingangsstufe zu verhindern falls man den Pin als Analogeingang 
verwendet.
Mit TRIS kann man den Pin umschalten zwischen Ein- und Ausgang.
Mit PORT kann man die Pegel an den IOs einlesen und schreiben.
Mit LAT kann man die Sollpegel an den IOs lesen und schreiben.

Mit RD... kannst du die entsprechenden bits lesen, mit WR... schreiben.
Gast #4139641
Lesenswert?
• ▲
▼
Noch einer schrieb:

> Der eine findet den Text verständlicher, der andere den Schaltplan. Wenn
> du besser mit den anderen Beschreibungen zurechtkommst - erst mal
> ignorieren und nur rein schauen, wenn der Text unklar ist.

Ja mit den Tabellen mit den Registern komme ich klar, aber die sind dann 
auch einzeln ausgeführt, TRIS  ANSEL  LATCH ...

Max H. schrieb:
> Das ist ein PIC stimmt's?
> Sind dir die logischen Bauteile auf dem Schaltplan (D-Flipflop, AND,
> tristate Buffer,...) bekannt?
> Hast du mit dem Prozessor schon gearbeitet?

Genau ist ein PIC 18f25k50. Ja die Bausteine sind mir klar, nur weiss 
ich nicht wo ich in dem Plan anfangen soll? Denn links kommt ja ein Data 
bus rein. Auf anhieb würde ich den I/O Pin als Ausgang annehmen, dann 
wäre der Tristate nebenan auf hochohmig.
Nein noch nicht, wir arbeiten die Theorie noch durch.

Danke
#4139649
Lesenswert?
• ▲
▼
Wolfgang schrieb:
> Auf anhieb würde ich den I/O Pin als Ausgang annehmen, dann
> wäre der Tristate nebenan auf hochohmig.
Ein Ausgang isteigetlich nieerohmig. Welche "Tristate nebenan" meinst 
du.

Die tristate Buffer sind eigentlich alle, außerdem der direkt am IO 
hängt, die ganze Zeit hochohmig und werden nur kurz niederohmig wenn das 
entsprechende bit gelesen wird. Mehrere niederohmig Teilnehmer auf dem 
Datenbus vertragen nämlich sich nicht.
#4139669
Lesenswert?
• ▲
▼
Nach meiner Ansicht ist die Signalbezeichnung "TRISx" oben rechts etwas 
deplaziert und ergibt dort keinen Sinn - evtl. ein Fehler im Datenblatt?
Da, wo "TRISx" steht, müsste ggf. "ANx" stehen, das würde mehr Sinn 
ergeben!

Im Anhang mal ein ähnliches Bild aus einem anderen PIC-Datenblatt, wo 
das Signal dort ist, wo ich es auch erwarte...
Angehängte Dateien:
Gast #4139673
Lesenswert?
• ▲
▼
Ich meine den Tristate der direkt am I/O Pin hängt.

Also ich probiere das so zu verstehen:

1. Fall:
Pin ist auf Eingang geschaltet:
Dann ist das Tristate links hochohmig, (hab mich vorhin geirrt). Wenn es 
ein Analoger Eingang ist und das EingangPotenzial in der "high-Schwelle" 
liegt, dann liegt am unteren D FF eine 0 am D Eingang.


2. Fall:
Pin ist auf Ausgang geschaltet:
Dann ist das Tristate links leitend (high oder low) und geht dann auf 
die UND schaltung (hier ist es ja "wurscht" was im entsprechendem Bit im 
Ansel Register drin steht.)
Falls das Tris ein Low liefert und und das entsprechende Bit im Ansel 
Reg auf 0 ist, steht eine 0 am D Eingang.
#4139679
Lesenswert?
• ▲
▼
Wolfgang schrieb:
> Wenn es
> ein Analoger Eingang ist und das EingangPotenzial in der "high-Schwelle"
> liegt, dann liegt am unteren D FF eine 0 am D Eingang.
Wenn es ein analoger Eingang ist (ANSELx = 1), liegt am D-Eingang des 
unteren Laches sowieso immer 0 an, egal ob der Pegel high, low oder 
irgendwo dazwische ist.

> Falls das Tris ein Low liefert und und das entsprechende Bit im Ansel
> Reg auf 0 ist, steht eine 0 am D Eingang.
Ja

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.