GCLK und GCK bei Xilinx XC9572

Gast #202365
Lesenswert?
• ▲
▼
Hallo,
ich habe einen XC9572 mit den ich 2 unabhängige Frequenzen bis 50 MHz
beobachten bzw. verarbeiten muss. Bis jetzt habe ich einfach für jede
Frequenz einen normalen IO Pin mit buffer benutzt und die Frequenz erst
einmal heruntergeteilt. Nun hat der Chip aber 3 Pins, die GCLK/GCK
heißen. Sind diese Pins eventuell besser für schnelle verarbeitung
geeignet oder worin besteht der eigentliche Unterschied  zu den
normalen Pins???


Mattias
Gast #202366
Lesenswert?
• ▲
▼
Das siehst du richtig. GCK steht für Global Clock und liegt auf einer
low skew Leitung. Auf deutsch: Für Taktsignale, die möglichst ohne
zeitlichen versetzt bei allen Baugruppen ankommen sollen gedacht.

Grüße Cpt

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 21 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.