Makefile Target/Prerequisite in unterschiedlichen Ordnern

Gast #5182911
Lesenswert?
• ▲
▼
Servus Community,
ich habe beim Schreiben eines Makefiles nur noch ein letztes Problem.
Ich möchte die Objektdateien in einem bestimmten Ordner erstellen und 
die Sourcedateien liegen verstreut in mehreren Ordnern.
Wie kann ich das Problem lösen?
Versucht habe ich es bereits mit VPATH und vpath aber auch damit kein 
Erfolg.

Makefile (vereinfacht)
1
SRC = /A/test1.c /B/test2.c
2
OBJ_FILES = /X/Y/obj/test1.o /X/Y/obj/test2.o  
3

4
VPATH = /A /B
5

6
main.elf : $(OBJ_FILES)
7
     gcc -c $^ -o $@
8

9
$(OBJ_FILES) : %.c   
10
     $gcc -c $< -o $@

Ausgabe:
1
No rule to make target /X/Y/obj/test1.c needed by /X/Y/obj/test1.o

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.