Makefile Target/Prerequisite in unterschiedlichen Ordnern

[Mintfresh (Gast)]

Servus Community,
ich habe beim Schreiben eines Makefiles nur noch ein letztes Problem.
Ich möchte die Objektdateien in einem bestimmten Ordner erstellen und 
die Sourcedateien liegen verstreut in mehreren Ordnern.
Wie kann ich das Problem lösen?
Versucht habe ich es bereits mit VPATH und vpath aber auch damit kein 
Erfolg.

Makefile (vereinfacht)

SRC = /A/test1.c /B/test2.c
OBJ_FILES = /X/Y/obj/test1.o /X/Y/obj/test2.o  

VPATH = /A /B

main.elf : $(OBJ_FILES)
     gcc -c $^ -o $@

$(OBJ_FILES) : %.c   
     $gcc -c $< -o $@

Ausgabe:

No rule to make target /X/Y/obj/test1.c needed by /X/Y/obj/test1.o

[Markus F. (mfro)]

Mintfresh schrieb:
> VPATH = /A /B

Die Pfadbestandteile von VPATH werden nicht durch Leerzeichen, sondern 
durch Doppelpunkte getrennt:

VPATH = /A:/B