Vorteiler beim Timer 0 berechnen

Im Datenblatt Kap. 14.7.2 (Clear Timer on Compare Match (CTC) Mode) ist 
beschrieben, wie sich die Dauer des Ausgangspulses zusammen setzt. Der 
Kehrwert ist deine Ausgangsfrequenz. Die Formel für die Frequenz steht 
ziemlich am Ende des Kapitels. Der OCR-Wert muss kleiner als der 
Zählbereich des Timers (also 256 für Timer0) sein.

Matthias S. schrieb:
> Um aus 8.000.000 Hz ein 4.000 Hz Signal zu machen, musst du durch 2000
> teilen.
echt?

> Praktisch ist also ein Vorteiler von 8 und ein CTC Wert von 249.
wirklich? und wie müssen dann die COM01 COM00 Bits stehen?

Der Zweifler wollte vermutlich darauf hinaus, dass man für die Erzeugung 
eines Rechecksignals das Doppelte seiner Frequenz benötigt, hier also 
Vorteiler /8 und OCR0=125-1 (bei 'Toggle OC0 on compare match').

S. Landolt schrieb:
> Der Zweifler wollte vermutlich darauf hinaus, dass man für die Erzeugung
> eines Rechecksignals das Doppelte seiner Frequenz benötigt, hier also
> Vorteiler /8 und OCR0=125-1 (bei 'Toggle OC0 on compare match').

Genau! Manche glauben aber, daß sie schon so unfehbar sind, daß sie sich 
selber nicht mehr hinterfragen selbst bei Nachfragen nicht :-(

Statt hier groß einen Thread aufzureißen, könnte man einfach einen 
Faktor für den Vorteiler setzen und gucken was raus kommt. Selbst ein 
Faktor 2 fällt einem da schnell auf und weist einen drauf hin, wo man 
noch Verständnissschwierigkeiten bei der Timerprogrammierung hat.

> Statt hier groß ... gucken was raus kommt.
> Selbst ein Faktor 2 fällt einem da schnell auf ...

Schon richtig, aber so mancher Anfänger stolpert zum Beispiel über das 
'-1', der Zählung bei 0 beginnend ungewohnt, und da das je nachdem auch 
mal 4 Promille sein können, fällt es erstmal nicht auf.

S. Landolt schrieb:
> Schon richtig, aber so mancher Anfänger stolpert zum Beispiel über das
> '-1', der Zählung bei 0 beginnend ungewohnt ...

Deswegen hatte ich den TO oben doch explizit auf die betreffende Formel 
im Datenblatt hingewiesen, in der doch ganz klar drin steht: "(1 + 
OCRn)" ;-)

Eben, für z.B. einen solchen Hinweis wurde der Thread ja aufgemacht.
Oder meinten Sie mit "Thread aufzureißen" die Folgebeiträge?

Rolf M. schrieb:
> zweifler schrieb:
>> Genau! Manche glauben aber, daß sie schon so unfehbar sind, daß sie sich
>> selber nicht mehr hinterfragen selbst bei Nachfragen nicht :-(
>
> Andere wiederum meinen, dass ein "echt?" ganz klar und eindeutig zeigt,
> was sie damit meinen und halten jegliche Erklärung für überflüssig.

Das sehe ich ähnlich. Die wesentlich kooperativere Antwort hätte 
zunächst das Problem mit der fraglichen Antwort und dann eine Lösung 
enthalten.
Im übrigen hat Matthias keinerlei Anlass gegeben ihn zu "erziehen". 
Seine Antwort war höflich und zweckgerichtet. Bedauerlich, dass sie 
falsch war, aber sie auf jeden Fall helfend gemeint.

Matthias S. schrieb:
> zweifler schrieb:
>> echt?
> Ja. Kannst du nachrechnen oder, wenn dir das zu hoch ist, dein Telefon
> machen lassen. Oder du fragst deinen Mathelehrer, der sich über ein
> wenig Interesse sicher freut.
>> wirklich?
> Ja, wirklich.
>> und wie müssen dann die COM01 COM00 Bits stehen?
> Tja, das ist natürlich schwierig, wenn man das Datenblatt des Mega16
> nicht hat, zumal der Vorteiler nichts mit dem COM Bits zu tun hat. Das
> überlasse ich dir als kleine Übung, mit der du evtl. Sonntag abend
> fertig bist - aber nur wenn du dir Mühe gibst.
> Kleiner Tipp: die WGM Bits könnten auch nützlich sein.

Gibt es zu den Antworten von Matthias S. auch noch was zu sagen?

M. K. schrieb:
> zweifler schrieb:
>> Gibt es zu den Antworten von Matthias S. auch noch was zu sagen?
>
> Was möchtest du denn dazu sagen?

Seine Antwort auf meine, zugegebenermaßen leicht provokativen "echt" und 
"wirklich" waren absolut unangemessen und er hätte sich besser vorher 
selbst an seine Ratschläge und Hinweise gehalten und sich berichtigt.

Und mal ehrlich:
> Um aus 8.000.000 Hz ein 4.000 Hz Signal zu machen, musst du durch 2000
> teilen.
Daraus kann ich keinen Problemlösungsbezug konstruieren. Genau so wenig 
wie aus 1 + 1 = 2.

Aus deiner Frage und ersten Beitrag in diesem thread auch nicht. 
Sozusagen absolut offtopicger Kaperversuch.

google mal nach 'avrcalc' - gibts glaube bei sourceforge.
Ich finde ist ein recht brauchbares kleines Tool

> Viel Spaß

Auwei, mit Ironie begibt man sich allgemein schnell aufs Glatteis; 
speziell hier im Forum aber gehört eigentlich ein Grinsgesicht dazu.

Vielen Dank für eure Hilfe :)
Eine kleine Frage habe ich dann doch noch dazu, ich habe jetzt den 
Vorteiler 8 gewählt, mit der Begründung dass der ATmega 16 ein 8 Bit 
Controller ist.

Hab die Lösung mit einer anderen verglichen, bei der kommt aber als OCR0 
der Wert 124 raus???

Grüße
Georg

Vielen Dank für eure Hilfe :)
Eine kleine Frage habe ich dann doch noch dazu, ich habe jetzt den
Vorteiler 8 gewählt, mit der Begründung dass der ATmega 16 ein 8 Bit
Controller ist.

Hab die Lösung mit einer anderen verglichen, bei der kommt aber als OCR0
der Wert 124 raus???

Grüße
Georg

> Vorteiler 8 gewählt, mit der Begründung dass der ATmega 16
> ein 8 Bit Controller ist.

?
Der Timer0 ist ein 8-bit-Timer, deshalb wird ein Vorteiler benötigt, 
z.B. mit Timer1 und dessen 16-bit ginge es ohne, d.h. /1.

> bei der kommt aber als OCR0 der Wert 124 raus???

Ja klar:
S. Landolt schrieb:
> hier also Vorteiler /8 und OCR0=125-1 (bei 'Toggle OC0 on compare match')

Was hatten Sie denn für OCR0 herausbekommen, Matthias/Georg?

PS:
Es wird ein Gesamtteiler von 1000 benötigt, der Timer0 mit seinen 8 bit 
kann aber nur bis maximal 256 (0...255) zählen, also muss noch sein 
Vorteiler hinzugezogen werden.
  (Timer1 hat 16 bit, er kommt also bis 65536, damit könnte man auf den 
Vorteiler verzichten.)

Ich blicke bei der Berechnung noch nicht ganz durch.

 Machen wir ein anderes Beispiel :

Gegebener Systemtakt: 1MHz
gefordert Recktecksignal 1kHz
Gesucht wird der Teiler und der Wert für OCRN?

Formel : Focn = Fclk/2*N*(1+OCRN)

Umgestellt nach OCRN :

OCRN = (Fclk/2*n*focn)-1

focn = 1000000HZ/1000Hz = 1000 HZ

in die umgestellte Formel einsetzen ergibt :

1000000Hz/(2*8*1000Hz) = 62,5

OCRN = 63, Teiler = 8,

Stimmt das so ?

Fast - bis auf die Tatsache, dass 62,5 ungleich 63 (oder 62) ist.
  Das Beispiel ist schlecht gewählt, es wird ein Gesamtteiler von 500 
benötigt, der Timer0 mit seinen 8 bit schafft das nicht direkt, also 
muss noch sein Vorteiler ran, der aber hat beim ATmega16 leider nur die 
Stufung /1, /8, /64 usw. Und 500/8 gibt leider diesen nichtganzzahligen 
Wert von 62,5.

Ich glaub einen kleinen Denkfehler hab ich noch.

Geg: Systemtakt 8 MHz
     Gewünschtes Rechtecksignal : 244Hz

  Wieder der Vorteiler 8

Laut meiner oberen Berechnung komme ich auf einen Wert für OCRN von 
14,25 ???

Danke

Hi

>Laut meiner oberen Berechnung komme ich auf einen Wert für OCRN von
>14,25 ???

Ich komme auf Prescaler 64 und OCR=255

MfG Spess

?
Gesamtteiler = 8 MHz / 244 Hz  *2 = 65573,77 (keine ganze Zahl, schon 
mal schlecht)

Mit Vorteiler /1024 kommen wir auf rund 64, also OCR0 = 63. Aber wie 
gesagt, rund, nicht ganz genau: es werden 244,1406 Hz.

S. Landolt schrieb:
> Gesamtteiler = 8 MHz / 244 Hz  *2 = 65573,77

Warum nimmst du hier das ganze *2 ?

spess53 schrieb:
> Ich komme auf Prescaler 64 und OCR=255

Könntest du mir das ganze nachvollziehbar erklären ? :-))

Danke

> Warum nimmst du hier das ganze *2 ?

Die 2 steht in Ihrer Formel doch auch. Außerdem hatte ich ja gestern 
geschrieben:
> für die Erzeugung eines Rechecksignals das Doppelte
> seiner Frequenz benötigt ... (bei 'Toggle OC0 on compare match')

Oh, war schon vorgestern.

Ja, Sie haben Recht, das war falsch: die 2 gehört in den Nenner, also 
OCR0=15.

... und damit deckt sich das Ergebnis im Resultat mit dem von spess53 - 
pardon, spess.

S. Landolt schrieb:
> Ja, Sie haben Recht, das war falsch: die 2 gehört in den Nenner, also
> OCR0=15.
Kein Problem.
Ich bin froh über jede Antwort.

Wie komme ich dann mit OCR0 15 auf 0CR0 255 ?

Habe ich jetzt Verwirrung angerichtet? Pardon!

1

Spess:   Vorteiler 64 und OCR0=255:  Gesamtteiler  64*256= 16384.

2

Landolt: Vorteiler 1024 und OCR0=15: Gesamtteiler 1024*16= 16384.

3

4

8 MHz / 16384 = 488,28 Hz, dann noch geteilt durch unsere nun bekannte 2 ergibt die verlangten rund 244 Hz.

S. Landolt schrieb:
> Spess:   Vorteiler 64 und OCR0=255:  Gesamtteiler  64*256= 16384.
> Landolt: Vorteiler 1024 und OCR0=15: Gesamtteiler 1024*16= 16384

Nein, ganz im Gegenteil.

Welche von den beiden Antworten, wäre jetzt den die bessere, und warum 
kann ich hier zwischen 64 und 1024 auswählen ?

Besser? Keine Ahnung, ist wohl eher Geschmackssache. Sie könnten auch 
Vorteiler /256 und OCR0=63 wählen, ergibt auch den Gesamtteiler 16384.
  Man hat eben beim ATmega16 und dessen Timer0 für den Vorteiler die 
Werte 1, 8, 64, 256 und 1024 zur Verfügung, in meiner Datenblattversion 
ist das 'Table 14-6. Clock Select Bit Description'.

> Das ergibt dann 244.14Hz. der Fehler von nur 0.57%.

Es sind nur 0.057 %.


(Gruß nach Edmonton)

Ich will nun mit meinen berechneten Vorteiler mit Hilfe des CTC-Mode und 
dem Timer 0 eine Rechteckfrequenz erzeugen. ( Ausgansfrequens 244Hz, 
Systemtakt 8 MHz ]

Stimmt dieser Gedankengang:

#include <avr/io.h>
void main(void)
{
DDRB =(1<<PB3);   //OCO ist Ausgang
PORTB=(1<<PB);    //High Startzustand
OCR0 =255;        //Vergleichswert
while (1)
{

//Aktion

}

}


Danke :))

Das scheint wohl irgendwie untergegangen zu sein, durch Setzen von bit 
COM00 in TCCR0 ('Toggle OC0 on compare match').
  Alternativ die Lösung von Gerhard O., diese verlangt allerdings eine 
Interruptroutine.

Also auf den ersten Blick vermisse ich ein sei.

>     OCR0 = 2;             // CO MATCH value. 0 might work.

Da TCNT0 zwischen 192 und 255 läuft, wäre OCR0=193 o.ä. wohl besser.

Wieso peinlich? Ganz normaler Fehler.

(wenn ich daran denke, was mir vorgestern hier und an anderer Stelle 
unterlaufen ist ...)

> ... mit Hilfe des CTC-Mode ...
> Stimmt dieser Gedankengang:
> ...

In keiner Weise - ich sehe weder CTC noch Vorteiler. So allmählich 
gewinne ich den Eindruck, dass wir hier vergeblichen Nachhilfeunterricht 
geben; auch hatte ich gestern noch mit einer Rückmeldung gerechnet. Als 
mein letzter Versuch eine fertige Lösung (aber ob das was hilft?):

1

// ATmega16: 8.00 MHz -> 244.14 Hz

2

#include <avr/io.h>

3

4

void main(void) {

5

    DDRB  = (1<<3); // OC0 auf Ausgang

6

    TCCR0 = (1<<WGM01) | (1<<CS02) | (1<<CS00) | (1<<COM00); // CTC, Vorteiler 1024, toggle OC0 on compare match

7

    OCR0  = 16-1;

8

9

    while(1);

10

}

Hi

Der ATMEga16 kann mit jedem Timer CTC. Warum dann auf einmal diese 
vorsintflutliche Vorladen+Interrupt?

MfG Spess

> void main(void) {
>     DDRB  = (1<<3); // OC0 auf Ausgang
>     TCCR0 = (1<<WGM01) | (1<<CS02) | (1<<CS00) | (1<<COM00); // CTC,
> Vorteiler 1024, toggle OC0 on compare match
>     OCR0  = 16-1;
>
>     while(1);
> }

Muss ich das TIMSK Register auch mit einbeziehen ?