[avr] JTAG Chain

Andreas Wallner Gast #427785
Lesenswert?
• ▲
▼ 
Hy!

Wir haben in unserer Schule ein Projekt bei dem wir mehrere AVR's 
verwenden sollen. Da es eine große Erleichterung wäre wollten wir die 
JTAG Ports der AVR's hintereinanderhängen. Hier gibt es nur ein Problem: 
wie muss die Verkabelung aussehen, wenn wir eine JTAG Daisy Chain bauen 
wollen?
Habe ich es richtig verstanden dass dann alle Controller am Bus 
programmiert, und debuggt werden können? (hintereinander natürlich ;-))

Ist es möglich das mit AVRStudio und avarice zu benutzen?

mfg
Andreas
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Uwe Bonnes Gast #427872
Lesenswert?
• ▲
▼ 
TDO des ersten und TDI des naechsten Bausteines u.s.w. muessen verbunden 
werden.
Allerdings hat (hatte) der AT90CAN128 in vielen Chiprevisionen ein 
Problem, der das Verschalten in einer Kette Problematisch machte: 
"IDCODE masks data from TDI input" in doc4250.pdf.

(Freie)Tools, die AVRs ueber JTAG programmieren, sind rar. Ich kenne nur 
javr von Anton Erasmus. Das Tool kann vermutlich aber auch nur den 
Baustein an ersten Position programmieren, den es verlangt kein Argument 
, welcher Baustein in der Kette programmieryt werden soll.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Andreas Wallner Gast #427938
Lesenswert?
• ▲
▼ 
Hy!

Danke erst mal, was mach ich jedoch mit TCK (ich glaub mal an alle) und 
mit TMS?

Das hab ich gestern noch gefunden:
http://wiki.droids-corp.org/mediawiki/index.php/AvrHW/JTAG

lt. dieser seite sollte es möglich avarice zu benutzen.

Noch eine Frage zu dem PDF: woher bekomme ich es, bzw. was ist 
doc4250.pdf?
Im normalen AT90CAN128 Datenblatt (2006-10) konnte ich die Passage 
leider nicht finden.


mfg
Andreas
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Uwe Bonnes Gast #427949
Lesenswert?
• ▲
▼ 
Genau: TMS/TCK parallel an alle Devices
Google "doc4250.pdf" bringt das PDF als ersten Treffer. doc4250 war der 
Vorganger zum aktuellen Datenblatt doc7679. Das das aktuelle Datenblatt 
nicht mehr die Erratas der Vorgaengerdatenblattes erwaehnt, find ich 
unkoscher.

Das Projekt oben und avarice nutzt einen Mikrocontroller. Z.B. fuer die 
FPGA/CPLD Programmierung gibt es auch einfach "bit-banging" Adapter am 
Parallelport (nach Altera "Byteblaster" oder Xilinx "Parallel Calbe 
III"). die die JTAG Signal am PC erzeugen. Fuer ein solches Kabel kenne 
ich nur javr (http://home.telkomsa.net/antera/).

Mit dem avarice sollte man auch Devices in der Kette ansprechen koennen.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren