BC850C Simulation in LTSpice funktioniert nicht.

Wolfgang K. OP #6313237
Lesenswert?
• ▲
▼ 
Hallo,

ich habe ein Problem mit einem LTSpice Simulation. Bitte um Hilfe.
Die Anhängende Simulation funktionert mit einem NPN von LTSpice 
problemlos.
Out wird auf "GND" gezogen.

Mit dem BC850C leider nicht.

Von Nexperia habe ich diesen Text: 
https://assets.nexperia.com/documents/spice-model/BC850C.txt

Diesen Text habe ich in eine BC850C.sub abgespeichert und in den 
Simulationsordner gelegt BC850C.asy ebenfalls. Das Symbol habe ich vom 
NPN genommen und angepasst.

Leider kommt bei der Simulation nur ein kurzer peek und bleibt dann 
high.
Was habe ich falsch gemacht?
Bitte um hilfe.
Vielen dank
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Wolfgang K. OP #6313376
Lesenswert?
• ▲
▼ 
Hallo yalu,

danke für die korrigierte .asy Datei.
Woran hast du das erkannt welche Zuordnung richtig ist?
Die Simulation Funktioniert trotzdem immer noch nicht siehe Bild

Die 3.3V habe ich korrigiert.

Bezüglich Nexperia, ist das Text file vom BC850C LTSpice kompatibel?
Wenn ich denn Standard npn von LTSpice auswähle, kann ich einige von NXP 
auswählen wie z.b. BC846B

LG
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Yalu X. Moderator #6313471
Lesenswert?
• ▲
▼ 
Wolfgang K. schrieb:
> Woran hast du das erkannt welche Zuordnung richtig ist?

Das ist die Standardzuordnung für BJTs in Spice, s. LTspice-Hilfe:


1
Syntax: Qxxx Collector Base Emitter […]


Dass BC850C.sub diese Zuordnung ebenfalls verwendet, erkennst du in
diesen Zeilen:


1
.SUBCKT BC850C 1 2 3 

2
Q1 1 2 3 Transistor AREA 0.9342

3
Q2 11 2 3 Transistor AREA 0.0658

4
...

5
.ENDS


Von den beiden Einzeltransistoren im Modell ist Q1 der deutlich größere
und bestimmt damit primär die Eigenschaften des Gesamtmodells. Die
Anschlüsse dieses Transistors (1, 2 und 3) werden in genau dieser
Reihenfolge nach außen geführt (.SUBCKT-Zeile). Damit hat das SUBCKT die
gleiche Anschlussreihenfolge wie Q1 (C, B, E).


> Die Simulation Funktioniert trotzdem immer noch nicht siehe Bild

LTspice scheint die ASY-Files zu cachen, so dass externe Änderungen an
diesen Dateien erst nach einem Neustart von LTspice wirksam werden.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren