Und Gatter in CMOS

Gast #6537506
Lesenswert?
• ▲
▼
Flo schrieb:
> Warum aber nicht mit 4 wie in der
> handschriftlichen Zeichnung ?

Sollen die Transistoren in der handschriftlichen Zeichnung MOSFETs 
darstellen? Oben NMOS und unten PMOS (mit dem Kringel am Eingang)?

Dann würde keiner dieser Transistoren jemals sauber eingeschaltet 
werden. Wenn z.B. x und y auf 1 liegen, dann schafft es der Ausgang nur 
bis auf Versorgungsspannung - Schwellspannung der NMOS. Dann sperrt der 
NMOS-FET, der bei dir eigentlich niederohmig den Ausgang auf high 
treiben sollte.

Beim PMOS an GND läuft es genau so - du bekommst den Ausgang nicht auf 
GND heruntergezogen.
#6537509
Lesenswert?
• ▲
▼
So ähnliche gab es als CD4000U - 'U' wie unbuffered. Ohne die 
zusätzliche Ausgangsstufe kann dein UND je nach Eingangszuständen 
unterschiedlich viel Strom liefern. Das mögen manche Leute nicht. Mit 6 
Transistoren kann man auch 2 große, niederohmige als Ausgangstreiber 
spendieren und die "Logik-Transistoren" kleiner und schneller machen.
#6537558
Lesenswert?
• ▲
▼
Flo schrieb:
> Ein Und Gatter wird im der CMOS Technologie immer mit 6 Transistoren
> (wie im digitalen Bild) realisiert. Warum aber nicht mit 4 wie in der
> handschriftlichen Zeichnung ?

Prinzipiell ist beides möglich. Die Aussage, dass nie die 
4-Transistor-Variante genutzt wird ist also nicht ganz richtig. Hat ja 
auch A.K. schon gezeigt.

Ein Problem der Variante mit 4 Transistoren ist allerdings, dass man die 
PMOS-Transistoren doppelt so groß machen muss, um eine vergleichbar 
niedrige Ausgangsimpedanz zu erreichen. Damit steigt die 
Eingangskapazität, was häufig unerwünscht ist.
Gast #6537573
Lesenswert?
• ▲
▼
Tim  . (cpldcpu) schrieb:
> Damit steigt die Eingangskapazität

- genau, das ist schlecht für die Schaltzeiten

und der High-Ausgangswiderstand steigt auch

- noch schlechter für die Schaltzeiten.

Es ist nicht verkehrt, dass alte Schaltungspraxis von jungen (?)
Menschen in Frage gestellt wird. Aber vorher könnte man ja auch mal
den EIGENEN Kopf in Betrieb nehmen:

Die Verschlechterung von Eingangskapazität und Ausgangswiderstand
sind doch sozusagen DIREKT "sichtbar", ...
#6537600
Lesenswert?
• ▲
▼
für die Zeichnung und das Verständnis kann das kostenfreie LTspice 
weiterhelfen.. :-)
https://www.analog.com/en/design-center/design-tools-and-calculators/ltspice-simulator.html

folgende Schaltung umgestellt und schon kann die Schaltung-Simulation 
starten.

Beitrag "Re: CMOS Technologie"

"NAND using CMOS in LTSpice"  S.Rastogi
https://www.youtube.com/watch?v=Xd15XoOY6xE
https://www.youtube.com/channel/UCWbbqnWkfijabw1HRMhCv6Q/videos

https://en.m.wikipedia.org/wiki/4000-series_integrated_circuits
https://www.ti.com/lit/an/scha004/scha004.pdf

Have Fun and a nice 2021 :-)

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.