LtSpice: Symbol mit implizitem GND erstellen

chris_ schrieb:
> Wie könnte das gehen?

gut

>gut

die Antwort war nützlich                       [ ]
du wolltest heute was ins Internet schreiben   [x]

Hier habe ich ein Seite zum Erstellen von LtSpice-Symbolen gefunden:

http://www.zen22142.zen.co.uk/ltspice/newsymbols.htm

Wie man aber GND implizit verdrahtet, kann ich nicht verstehen.

chris_ schrieb:
> Wie man aber GND implizit verdrahtet, kann ich nicht verstehen.

Was soll unter denn darunter zu verstehen sein?

Bei den Begriffen wie implizit oder auch explizit habe ich keine 
Verständnisprobleme - aber eine implizite Verdrahtung ist mir noch nicht 
untergekommen...

chris_ schrieb:
> Hier habe ich ein Seite zum Erstellen von LtSpice-Symbolen gefunden:

Dort wird aber nur beschrieben, wie du das Symbol erzeugst (also das 
"Bildchen", das bei der Nutzung angezeigt wird). Um die Komponente zu 
erzeugen musst du noch hinterlegen, was das Symbol zu bedeuten hat. Und 
dort kannst du GND implizit verdrahten.

Danke für die Antwort. So richtig verstehen tue ich es aber noch nicht.

Ich habe hier mal das Modell aus der 74hc.lib für einen 74hc04 kopiert, 
da ich denke, das könnte das einfachste Beispiel für ein GND-implizites 
Bauteil sein:

1

* Inverter gate

2

* tpd 25n/9n/7n

3

* tr 19n/7n/6n

4

.SUBCKT 74HC04  A Y  VCC VGND  vcc1={vcc} speed1={speed} tripdt1={tripdt}

5

.param td1=1e-9*(9-3-3)*4.0/({vcc1}-0.5)*{speed1}

6

*

7

XIN  A Ai  VCC VGND  74HC_IN_1  vcc2={vcc1}  speed2={speed1}  tripdt2={tripdt1} 

8

*

9

A1  Ai 0 0 0 0  Yi 0 0  BUF  tripdt={tripdt1}  td={td1}  

10

*

11

XOUT  Yi Y  VCC VGND  74HC_OUT_1X  vcc2={vcc1} speed2={speed1}  tripdt2={tripdt1}

12

.ends

Ist VGND in LtSpice eine festes Label für den Ground? Wird damit das 
Symbol "implizit" geerdet?

Hmm ... könntest Du eventuell Dein "einpolig.asy" als Text hier posten?

chris_ schrieb:
> Hmm ... könntest Du eventuell Dein "einpolig.asy" als Text hier posten?

gerne. Aber du benötigst eben nicht nur einpolig.asy (wie gesagt, das 
ist nur ein Bild und sagt nichts über die Netzliste aus) sondern auch 
einpolig.asc.

Achim S. schrieb:
> chris_ schrieb:
>> Hmm ... könntest Du eventuell Dein "einpolig.asy" als Text hier posten?
>
> gerne. Aber du benötigst eben nicht nur einpolig.asy (wie gesagt, das
> ist nur ein Bild und sagt nichts über die Netzliste aus) sondern auch
> einpolig.asc.

Und es fehlt noch die Datei mit der .subckt-Directive inkl. dem 
notwendigen Innenleben.

Wobei das Innenleben auch explizit verdrahtet werden muss. Imho gibt es 
somit die "implizite" Verdrahtung nicht.

Darüber hinaus frage ich mich, was soll ein Symbol für eine 
Spannungsquelle bewirken, deren wichtigstes Merkmal nach außen hin nicht 
sichtbar ist?

Danke schön.

Ich habe mal die Netzliste ausgeben lassen und dort findet sich die 
Subkomponente, die, wie ich vermute, sich wahrscheinlich in eine eigen 
Library eintragen ließe

1

* block symbol definitions

2

.subckt einpolig va

3

V1 Va 0 5

4

.ends einpolig

Eigentlich wäre es praktisch, wenn man die Spannung am Symbol auswählen 
könnte. Ich forsche mal ...

chris_ schrieb:
> Eigentlich wäre es praktisch, wenn man die Spannung am Symbol auswählen
> könnte.

Kannst du:
ersetze im schematic die 5V durch {Vin}.
Trage beim Aufruf der Komponente den Parameter Vin = ... ein.

Aber nebenbei: ich würde solche impliziten Definitionen von Potentialen 
nur sparsam bis gar nicht einsetzen, weil Sie bei der Anwendung ziemlich 
Verwirrung stiften können.

>Aber nebenbei: ich würde solche impliziten Definitionen von Potentialen
>nur sparsam bis gar nicht einsetzen, weil Sie bei der Anwendung ziemlich
>Verwirrung stiften können.

Ja, ich gebe zu, es ist etwas abseits der LtSpice Konvention. Aber in 
Eagle gibt es ja auch einpolige Symbole für die Power-Supply. Ich stelle 
mir vor, das es einfacher wäre, so ein Eagle-ähnliches Symbol zu 
verwenden, weil man sich meistens den zweiten Anschluss sparen kann.
Ich will mal sehen, wie es sich damit arbeiten lässt. Wenn es nichts 
taugt, verwerfe ich es wieder.

>ersetze im schematic die 5V durch {Vin}.
>Trage beim Aufruf der Komponente den Parameter Vin = ... ein.

Das funktioniert. Aber leider ist der Spannungswert immer versteckt, 
also nicht sichtbar. Man kann ihn mittels rechter Maustaste sichtbar 
machen und verändern. Aber wie schafft man es, dass der Wert im Symbol 
sichtbar wird?

du musst das Visible-Häkchen von Params setzen (siehe zweite Abbildung 
in Beitrag "Re: LtSpice: Symbol mit implizitem GND erstellen")

Ah, ja, danke.
Im Anhang mal das Ergebnis der Bemühungen.

Hannes J. schrieb:
> Riesengenschiss um garnichts. In Spice ist der Knoten mit der
> Nummer 0
> immer GND. Baut man den in ein SUBCKT ein, hat man eine Verbindung zu
> GND. Das Symbol hat erst einmal gar nichts damit zu tun.

Nicht ganz. Es geht um einen Spannungsbezug, den der TE ganz eagle-like 
in Spice benutzen möchte. Dabei übersieht er aber noch nicht ganz, dass 
anders als bei Eagle&Konsorten, es noch eine Vielzahl von 
Spice-Kompenenten gibt, die nicht mit Versorgungsanschlüssen daher 
kommen, Logikgatter z.B. Wenn also der TE z.B. ein Gatter des CD4011 
einsetzen möchte, dann kommt das Symbol nur mit 3 Anschlüssen daher, der 
Chip hat aber 4 Gatter, die Versorgungsanschlüsse des Chips kommen in 
LTspice nicht vor, zumindest nicht bei den CMOs-Chips der Serie 4000.

Das Problem des TE lässt sich aber auf eine weniger verschrobene Weise 
lösen: siehe Anhang. Das Bezugslabel wird durch die Spannungsquelle 
definiert. Auf den Bezug kann er sich beliebig oft in der Simulation 
beziehen, das macht die Schaltung übersichtlicher.

Schmitttrigger schrieb:
>>gut
>
> die Antwort war nützlich                       [ ]
> du wolltest heute was ins Internet schreiben   [x]

die Antwort war nützlich                       [ ]
du wolltest heute was ins Internet schreiben   [x]



Sorry, es kommt zwar spät, aber das konnte ich mir nicht verkneifen, 
weil es mal wieder typisch hier ist. Eine weitere dumme Antwort auf eine 
dumme Antwort zu geben bringt dem Themenstarter immer noch nichts.


Aber zum Thema:
Deutlich interessanter würde ich es finden Symbole aufteilen zu können, 
also auch so wie in Eagle. Die Versorgung, wie sie hier gesucht wurde 
ist meiner Meinung nach so wie Flash es gezeigt hat sinnvoller. Aber 
manchmal wäre es schön zum Beispiel mehrere Operationsverstärker zu 
versorgen ohne noch durch die ganze Schaltung die Versorgung zu haben. 
Ok, das geht auch mit kurzen Netzstummeln, aber schöner wäre es, wenn 
die Versorgung ganz verschwindet und an einer anderen Stelle im 
Schaltplan aber an definierte Spannungen gelegt werden könnte. Also halt 
so wie in Eagle.
Geht das?

Mark schrieb:
> ... aber schöner wäre es, wenn
> die Versorgung ganz verschwindet und an einer anderen Stelle im
> Schaltplan aber an definierte Spannungen gelegt werden könnte. Also halt
> so wie in Eagle.

Was, bitte, soll der Anschluss einer Versorgungsspannung innerhalb eines 
Simulationsentwurfes bewirken, wenn dieser Anschluss keinerlei 
Einwirkungen auf den Simulationsablauf haben soll?

Spice vs Eagle, das sind zwei völlig verschiedene Ansätze, die außer der 
Verwendung des Begriffes "Netzliste" ganz wenig miteinander gemeinsam 
haben. In Spice sind gerade mal nur die Versorgungsanschlüsse vonnöten, 
die auch einen expliziten Einfluss auf den Schaltungsentwurf haben.

Für die Berechnungsabläufe bedeuten solche Versorgungsanschlüsse, so wie 
sie vom TE vorgeschlagen werden, zusätzliche Lasten. Man stelle sich 
einen Netzwerk vor mit der Verwendung von z.B. 10 solcher 
Spannungsquellen, das bedeutet im extremen Falle und für diesen Anteil 
die 10-fache Rechenlast. Ich habe bereits Schaltungsentwürfe simuliert, 
die für den Ablauf von 3 Millisekunden etwa 5 Minuten an Rechenzeit 
benötigen. Ich solchen Simulationen behält man nur die Teile, die für 
den Ablauf von Bedeutung sind - Nebenschauplätze belasten nur.