Halbbückentreiber - Bootstrap-C Lowpotential bevor HighsideFET leitet

@  Axel Krüger (axel)

>Wie
>erzeugt der Treiber eine um VCC als das Highpotential höhere
>Gatespannung für den Highside FET, wenn nach dem Abschalten des Lowside
>Fets das Potential am Switchnode bei ca. -1V bis 0V beträgt, was eben
>auch == das LOW-Potential des Bootstrap C´s ist.

Eben WEIL es ein Bootstrap ist. Wenn der obere FET sperrt und der untere 
durchschaltet, liegt der Ausgang (der hier getrennte Pins sind, welche 
aber verbunden werden müssen) auf LOW, praktisch nahezu 0V. Damit liegt 
Source vom oberen FET auch auf 0V. Über die Diode wird der 
Bootstrapkondensator auf ~VCC geladen. Wenn jetzt der untere FET sperrt 
und der obere anfängt durchzuschalten, drückt es das Sourcepotential des 
oberen FETs nach "oben". Der Treiber des oberen FETs istvom 
Bootstrapkondensator gespeist und hat praktisch kaum eine Verbindung zur 
normalen Masse, er schwimmt auf dem Sourcepotential des oberen FETs. 
Damit hat man nahezu eine potentialfreie Versorgung für diesen, man kann 
ihrn sich als eine kleine Batterie vorstellen. Nachteil ist die 
begrenzte Stromlieferfähigkeit, denn Leckströme im oberen Treiber und am 
Gate vom MOSFET entladen ihrn. Deshalb brauchen solche Bootstrap-Treiber 
immer einen PWM-Takt, sie können statisch nicht HIGH schalten, nur LOW.

MfG
Falk

Danke für die ausführliche Erläuterung, aber es hakt bei mir immer noch 
an Folgendem:

Falk Brunner schrieb:
> Wenn jetzt der untere FET sperrt
> und der obere anfängt durchzuschalten, drückt es das Sourcepotential des
> oberen FETs nach "oben".


Wenn der untere Fet abschaltet fliesst ja trotzdem noch kurzzeitig der 
Drosselstrom (jetzt bezogen auf den Abwärtswandler) durch die Bodydiode 
des unteren Fets wenn der Spulenstrom nicht lückt und somit ist ja eben 
das Sourcepotentiol des oberen Fets immer noch auf GND minus der 
Diodenforwardvoltage. Wie kann in diesem Fall überhaupt erst der obere 
Fet leitend werden wenn das High Potential des Bootstrap C´s mit ~VCC 
niedrieger ist als das Drainpotential des oberen Fets?

gruss
Axel

@  Axel Krüger (axel)

>Wenn der untere Fet abschaltet fliesst ja trotzdem noch kurzzeitig der
>Drosselstrom (jetzt bezogen auf den Abwärtswandler) durch die Bodydiode
>des unteren Fets wenn der Spulenstrom nicht lückt und somit ist ja eben
>das Sourcepotentiol des oberen Fets immer noch auf GND minus der
>Diodenforwardvoltage.

Nur sehr kurz, eben solange wie die eingebaute Totzeit des Treibers ist, 
typisch um die 500ns.

> Wie kann in diesem Fall überhaupt erst der obere
>Fet leitend werden wenn das High Potential des Bootstrap C´s mit ~VCC
>niedrieger ist als das Drainpotential des oberen Fets?

Nach der Totzeit schaltet der obere FET durch, gespeist aus dem 
Bootstrap-Kondensator. Weil jetzt Strom dort durchfließt, kommutiert 
(wechselt) der Stromfluss von der Bodydiode des unteren FETs zum oberen 
FET. In diesem Umschaltmoment muss die Diode schnell sperren, also eine 
möglichst kurze Sperrerholzeit haben (reverse recovery time, t_rr), denn 
in der Zeit fließt der Strom aus der Versorgung durch den oberen FET 
durch die Diode nach Masse. Das gibt einen ordentlichen Strompuls, der 
möglichst kurz sein sollte. Das ist auch einer der Punkte bei der 
Optimierung von Schaltreglern, der allseits bekannte Lothar hat das 
schon oft erklärt und dargestellt.

http://www.lothar-miller.de/s9y/categories/40-Layout-Schaltregler

Stichwort "Recovery-Pfad"

Falk Brunner schrieb:
> Nach der Totzeit schaltet der obere FET durch, gespeist aus dem
> Bootstrap-Kondensator.

Das ist der Punkt. Das Lowpotential des Bootstrapkondensators liegt zu 
dem Zeitpunkt immer noch auf rund ~GND. Wenn bspw. der IR2110 nun die 
Verbindung vom Bootstrap Highpotential zum Gate des HighsideFET 
schaltet, liegt dort nur das niedrige VCC Potential an, was der 
Ladespannung des Bootstrap Cs entspricht. D.h. der obere Fet sollte 
eigentlich garnicht durchschalten können.
Sinn würde es machen, wenn das Bootstrap-C Lowpotential vor dem 
Ansteuern des HighsideFets vom Switchnodepotential auf das 
Drainpotential des HighsideFets geschaltet wird, aber das ist ja laut 
Schaltung nicht der Fall - es existiert garkeine Verbindung vom 
TreiberIC zum HighFet Drainpotential, was im Falle des IRF2110 ~ 500Volt 
betragen kann.

Ich habe aber die Schaltung mit dem Datenblatt, diversen Appnotes zu 
IRFxxx und Beiträgen im Forum verifiziert und die sollte eigentlich 
stimmen.

@  Axel Krüger (axel)

>> Nach der Totzeit schaltet der obere FET durch, gespeist aus dem
>> Bootstrap-Kondensator.

>Das ist der Punkt. Das Lowpotential des Bootstrapkondensators liegt zu
>dem Zeitpunkt immer noch auf rund ~GND.

Ja.

> Wenn bspw. der IR2110 nun die
>Verbindung vom Bootstrap Highpotential

Du meinst VB, wo auch der Bootstrapkondensator dranhängt.

> zum Gate des HighsideFET
>schaltet, liegt dort nur das niedrige VCC Potential an, was der
>Ladespannung des Bootstrap Cs entspricht.

Das reicht doch, das sind praktisch um die 10V.

> D.h. der obere Fet sollte
>eigentlich garnicht durchschalten können.

Doch! Denn der Massebezug des Bootstrapkondensator liegt an der Source 
des oberen FETs! Wie eine potentialfreie 9V Batterie. Nur wenn der 
untere hart auf 0V durchschaltet, ist die Masse vom Bootstrapkondensator 
= Systemmasse.

>Sinn würde es machen, wenn das Bootstrap-C Lowpotential vor dem
>Ansteuern des HighsideFets vom Switchnodepotential auf das
>Drainpotential des HighsideFets geschaltet wird,

Keine Sekunde. Warum auch?

> aber das ist ja laut
>Schaltung nicht der Fall - es existiert garkeine Verbindung vom
>TreiberIC zum HighFet Drainpotential, was im Falle des IRF2110 ~ 500Volt
>betragen kann.

Muss es auch gar nicht, der Schalter drückt sich selber hoch, ala 
Münchhausen. Das ist ja der Trick der Bootstrap-Schaltung! Der 
schweinbar potentialfreie, schwimmede Treiber + Kondensator für den 
oberen FET.

oh man jetzt hab ichs geschnallt :S  Ich habe zuvor einen Abwärtswandler 
mit nur einem highside P-Kanalfet gebastelt und dort lag der Source 
immer am hohen Highpotential und darauf war die Gatespannung bezogen und 
nun liegt ja der Sourceanschluss "unten" und die Gatespannung muss ja 
nur um ~VCC höher sein als Source  - egal wie hoch die Drainspannung 
ist.

Danke! gruss Axel