USB-AVR-CPLD Projekt Schaltplan

OP #2827256
Lesenswert?
• ▲
▼
Hallöchen,

ich bin dabei, meine erste Platine zu entwerfen. Im Moment beschäftige 
ich mich mit dem Schaltplan, den ich mit EAGLE entwerfe. Das Ganze soll 
eine Art USB-Stick werden, der einen FT232RL, einen ATMEGA88 und einen 
XC9572XL CPLD enthalten wird. Es wäre nett, wenn ihr mal einen Blick auf 
den aktuellen Stand des Schaltplanes werfen könntet, damit etwaige 
Fehler ausgemerzt werden können. Für eure Hinweise wäre ich sehr dankbar 
:)
Angehängte Dateien:
OP #2827573
Lesenswert?
• ▲
▼
So, habe den Schaltplan nochmal überarbeitet. Folgende Änderungen:

* Der (neue) 3.3V Regler wird jetzt durch das #SLEEP Signal des FT232RL 
(de)aktiviert, wie von FTDI für Bus powered devices vorgeschlagen, wenn 
die mehr als 100mA ziehen
* zusätzlich zum Clock vom FTDI hat der CPLD einen Clock aus einem 
Oszillator bekommen
* Pull Ups an den JTAG Leitungen vom CPLD
* Ferrit in der VUSB zum Filtern
Angehängte Dateien:

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.