nmos maximale Last (in Anzahl von Gattern)

#4832453
Lesenswert?

Hier sind sie auf der Seite 12 der Ansicht, daß ein sog. Fan-out von 
maximal 505 Eingängen an einem Ausgang hängen darf:

http://www.ti.com/lit/an/scla007a/scla007a.pdf

Ich habe (in Natura) schon 10-15 Mann dranhängen gehabt. Es hängt stark 
von dem Takt ab, mit dem die Sache betrieben wird. Wenn es quasi 
statisch betrieben wird und alle halbe Stunde wackelt mal ein Signal, 
dann wird man gar nicht so viele Gatter zu Hause haben, wie man 
ansteuern könnte.

;-)

MfG Paul
#4832678
Lesenswert?

Manuel H. schrieb:
> Wie berechnet man eigentlich die höchste Last (in Anzahl von Gattern)
> für ein nmos Gatter ?

Genauso wie sonst auch: man schaut ins Datenblatt, wieviel Strom der 
Ausgang bei den jeweils erlaubten Eingangspegeln für das nachgeschaltete 
Gatter treiben kann und gleicht das mit dem Eingangsstrom eben jener 
Gatter ab.

Aber wie ein Vorredner schon sagte, haben NMOS Gatter am Eingang nur 
Leckströme, weswegen die reine Strombetrachtung unrealistisch hohe 
Fanout-Werte ergeben würde. Eine zusätzliche Betrachtung ist also nötig 
für die Eingangs- und Leitungskapazitäten, die von einen NMOS-Ausgang 
nur relativ langsam umgeladen werden (insbesondere von L auf H). Die 
maximal erlaubte Verzögerung setzt dann ein zweites, i.d.R. deutlich 
niedrigeres Limit.

Allerdings ist die ganze Frage rein akademischer Natur, denn es gibt ja 
gar keine NMOS Gatter. Bestenfalls NMOS LSI Bausteine wie z.B. EPROMs. 
Und auch die will man angesichts der fast immer verfügbaren Alternativen 
in CMOS eigentlich nicht einsetzen.


Paul B. schrieb:
> Hier sind sie auf der Seite 12 der Ansicht, daß ein sog. Fan-out von
> maximal 505 Eingängen an einem Ausgang hängen darf:
>
> http://www.ti.com/lit/an/scla007a/scla007a.pdf

Nein. NMOS != CMOS
Persönliche Seite #4833077
Lesenswert?

Manuel H. schrieb:
> Hi zusammen !
>
> Wie berechnet man eigentlich die höchste Last (in Anzahl von Gattern)
> für ein nmos Gatter ?
>
> Beispiel: man kann vielleicht maximal 10 nmos NANDs inputs an ein nmos
> NAND Gatter output anschließen.
>
> Gruss
> RedGuy

Das was du suchst wird "fanout" genannt.
Vielleicht steht ja unter diesem Stichwort was im Datenblatt.
#4833102
Lesenswert?

Arduinoquäler schrieb:
> Hallo Münchhausen,

falsche Anrede

Arduinoquäler schrieb:
> wieviele Slots für Steckkarten

8 aber nicht jeder Slot benutzte jeden Adressbereich, deswegen konnte 
man Adress Bus und Datenbuss parallel schalten und sich freie 
Adressräume von anderen Slots holen frei verdrahtet die ungenutzt waren 
(ist dir das zu hoch?)

Es waren drin, 80z, z80, RGB, Floppy, Drucker, Port Karte, 2x Ramdisk je 
128k, Eprommer Card, die letzte fällt mir nicht mehr ein, ist über 30 
Jahre her.
#4833311
Lesenswert?

Axel S. schrieb:
> Soll das ein Scherz sein oder bist du wirklich so ein junger Hüpfer?

Nein, ich bin sogar schon ein ziemlich alter Hüpfer. Daher weiß ich, so 
wie Du auch:

Axel S. schrieb:
> Allerdings ist die ganze Frage rein akademischer Natur, denn es gibt ja
> gar keine NMOS Gatter. Bestenfalls NMOS LSI Bausteine wie z.B. EPROMs.
> Und auch die will man angesichts der fast immer verfügbaren Alternativen
> in CMOS eigentlich nicht einsetzen.

Deshalb habe ich schon ein paar Zentimeter weiter gedacht und auf CMOS 
verwiesen, in der Annahme, daß sich der TO nur mit dem "NMOS-Gatter" 
vertan hat und eigentlich CMOS meinte.

-Paul-

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren