Gast
#3412367
Hier das init (mit 32 kHz Quarz)
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
Warum wird WDT_VECTOR mit 64 Hz getriggert, wenn doch eigentlich 32768 Hz / 8192 = 4 Hz?
|
Anzeige
|
MSP430G2211 Watchdog Clock
Gast
#3412367
Hier das init (mit 32 kHz Quarz)
Warum wird WDT_VECTOR mit 64 Hz getriggert, wenn doch eigentlich 32768 Hz / 8192 = 4 Hz?
Gast
#3412389
Weil WDTIS1 das BIT 1 setzt, d.h. 0x10, und damit der Teiler in Wirklichkeit 512 ist. Aua.
Gast
#3412711
Nachtrag: für manche Registerbereiche sind Symbole definiert, die mehrere Bits umfassen, z.B. ID_3.
Gast
#3413168
2211 Texanisch Wasser schrieb: > für manche Registerbereiche sind Symbole definiert, die > mehrere Bits umfassen Das passiert in den Header files der Compiler Suite. Ob und wie ist also vom jeweiligen Tollchain abhängig. Antwort schreiben |
Anzeige
|