MSP430G2211 Watchdog Clock

Gast #3412367
Lesenswert?
• ▲
▼
Hier das init (mit 32 kHz Quarz)
1
WDTCTL = WDTPW | WDTHOLD;
2
DCOCTL = CALDCO_1MHZ;
3
BCSCTL1 = CALBC1_1MHZ;
4
BCSCTL3 = LFXT1S0| XCAP_3;
5
WDTCTL = WDTPW| WDTTMSEL| WDTCNTCL| WDTSSEL| WDTIS1;
6
IE1 |= WDTIE | OFIE;
7
_BIS_SR( GIE );

Warum wird WDT_VECTOR mit 64 Hz getriggert, wenn doch eigentlich 32768 
Hz / 8192 = 4 Hz?

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.