MSP430G2211 Watchdog Clock

Gast #3412367
Lesenswert?

Hier das init (mit 32 kHz Quarz)
1
WDTCTL = WDTPW | WDTHOLD;
2
DCOCTL = CALDCO_1MHZ;
3
BCSCTL1 = CALBC1_1MHZ;
4
BCSCTL3 = LFXT1S0| XCAP_3;
5
WDTCTL = WDTPW| WDTTMSEL| WDTCNTCL| WDTSSEL| WDTIS1;
6
IE1 |= WDTIE | OFIE;
7
_BIS_SR( GIE );

Warum wird WDT_VECTOR mit 64 Hz getriggert, wenn doch eigentlich 32768 
Hz / 8192 = 4 Hz?

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren