MSP430G2211 Watchdog Clock

[2211 Texanisch Wasser (Gast)]

Hier das init (mit 32 kHz Quarz)

WDTCTL = WDTPW | WDTHOLD;
DCOCTL = CALDCO_1MHZ;
BCSCTL1 = CALBC1_1MHZ;
BCSCTL3 = LFXT1S0| XCAP_3;
WDTCTL = WDTPW| WDTTMSEL| WDTCNTCL| WDTSSEL| WDTIS1;
IE1 |= WDTIE | OFIE;
_BIS_SR( GIE );

Warum wird WDT_VECTOR mit 64 Hz getriggert, wenn doch eigentlich 32768 
Hz / 8192 = 4 Hz?

[2211 Texanisch Wasser (Gast)]

Weil WDTIS1 das BIT 1 setzt, d.h. 0x10, und damit der Teiler in 
Wirklichkeit 512 ist. Aua.

[2211 Texanisch Wasser (Gast)]

Nachtrag: für manche Registerbereiche sind Symbole definiert, die 
mehrere Bits umfassen, z.B. ID_3.

[#define (Gast)]

2211 Texanisch Wasser schrieb:
> für manche Registerbereiche sind Symbole definiert, die
> mehrere Bits umfassen

Das passiert in den Header files der Compiler Suite. Ob und wie ist also 
vom jeweiligen Tollchain abhängig.