VCC Plane ist schlecht für EMV?

Angestellter schrieb:
> ich bin ein wenig verwirrt über folgende Äußerung eines Kollegen.
> Ein EMV Experte hat ihm geraten keine VCC Plane zu haben, obwohl die
> ganze Fläche zur Verfügung stehen würde (4 Lagen). Mit der Begründung
> eine niedere Impedanz durch die Plane führt zu größeren Strömen die mehr
> abstrahlen.
>
> Was meint ihr dazu?

Jaja, und Sauerstoff ist gesundheitsschädlich, freie Radikale, Oxidation 
und so. Es wird VIEL übertrieben, nicht nur beim Thema Corona. 99% aller 
Platinen profitieren von einer VCC Ebene.

Testuser schrieb:
> Und schön am Thema vorbei. Klar helfen Flächen, aber ist das wirklich
> bei 99% aller Platinen der Fall?

Definitiv NEIN!

Wenn du nicht genau passend dimensionierte Cs hast, dann erlaubst du den 
HF Strömen zwischen den Cs beliebig (also auf direktem Weg) zu fließen.

Das kann gut gehen - aber nur, wenn du die passende GND Fläche 
darunter hast.

Sobald VCC und GND nicht gleich sind (also idente Schlitze haben), würde 
ich nur 1nes von beiden als Fläche machen.

Auch der vermeintliche "große und gute" C, der von den Lagen gebildet 
wird, willst du eigentlich nicht haben!

Du willst eigentlich in den Power-Nets gerade so akzeptable Impendanz, 
damit deine Abblock-C's die Stromschleifen begrenzen können.

73

prinzipiell ist eine VCC Fläche eher hilfreich als schädlich. Denn du 
musst auch folgendes Bedenken:
Heutige ICs arbeiten mit Schaltzeiten im einstelligen 
Nanosekundenbereich. Das bedeutet, du hast bei nahezu jedem Layout mit 
GHz und damit hf zu tun. Das sieht man auch in der EMV Messkammer.
Bei einer 4 Lagigen Platine ist es daher in der Regel auch sinnvoll, 
eine VCC und GND Plane zu haben. insbesondere, weil die VCC Plane in dem 
Fall (Ich gehe mal von folgendem Aufbau aus:
Top Bauteile + Signale, I1 GND, I2 VCC, Bot Bauteile und Signale) die 
Rückstrompfade der Signale auf der BOT Fläche führt. Das funktioniert 
dann auch recht gut, wenn ein Signal nun von Bot auf Top wechselt sucht 
sich der Rückstrom einen Pfad durch einen nahen Abblockkondensator. Wenn 
du auf die Fläche verzichtest oder der Lagenaufbau einen sehr geringen 
Abstand zwischen VCC und GND Plane (und damit automatisch einen recht 
hohen zwischen den Signalen und den Flächen) vorsieht, ist das eher 
kontraproduktiv. Aber wie immer in diesen Fragen gibt es nicht die 
allgemeingültige Regel sondern man muss diese Regeln je nach 
Gegebenheiten entsprechend anpassen...

Wühlhase schrieb:
>> Auch der vermeintliche "große und gute" C, der von den Lagen gebildet
>> wird, willst du eigentlich nicht haben!
>
> Da würde mich jetzt eine theoretische Begründung mal interessieren.

Ich glaube das ist ein weit verbreiteter Trend, immer aberwitzigere, 
komplizierte und alternative Erklärungen für an sich bekannte und 
gesicherte Erkenntnisse zu suchen und zu "finden". Siehe auch die 
Diskussion zum Thema Signalausbreitung und das berühmte Youtube-Video.

Beitrag "Warum Signalverzögerung durch Mäandern?"

Paß mal auf, bald ist auch der Abblockkondensator am IC schädlich ;-)

> Jedes Fachbuch, das ich bisher zu dem Thema gelesen habe, kommt zu dem
> Schluß das die Lagenkapazität von Vorteil ist, und begründet das mit
> logsichen Herleitungen und auch mit Messungen.

Aber solche HF-Kondensatoren sind GANZ böse und stahlen stärker als 
Tschernobyl!

Testuser schrieb:
> Falk B. schrieb:
>> 99% aller Platinen profitieren von einer VCC Ebene.
>
> das ist eine recht handfeste Behauptung die ich gerne belegt sehen
> würde.

Belege sind immer gut!

Angestellter schrieb:
> Mit der Begründung
> eine niedere Impedanz durch die Plane führt zu größeren Strömen die mehr
> abstrahlen.

Das ist eine recht handfeste Behauptung die ich gerne belegt sehen 
würde.

asd schrieb:
> Merke: Wenn man mehrere GND und/oder Vcc Lagen hat dann muss man bei
> einem Signal-Lagenwechsel drauf achten dass auch der GND-Rückstrom (oder
> eben VCC-Rückstrom!) die Lage entsprechend wechseln kann. Wird gerne
> vergessen und dann strahlt es wie sau.

Quark. Außerdem ist die oft gebrauchte Aussage "es strahlt" kompletter 
Unfug. Denn die allermeisten Strukturen und Abmessungen sind dafür viel 
zu klein. Die meisten Störquellen brauchen eine Antenne zur echten 
Abstrahlung. Das sind meist Kabel oder andere, mechanisch große, 
leitfähige Strukturen. Dort koppelt induktiv oder kapazitiv was ein, 
DANN kann abgestrahlt werden!

asd schrieb:
> Wenn man nur eine GND-Fläche hat und keine VCC-Plane, dann muss man da
> nichts beachten und es kann auch nicht schief gehen.

Noch so ein Unfug. Es kann IMMER irgendwas schief gehen, selbst bei 
einem NE555! Der Beweis wird hier jeden Tag erbracht!

Wühlhase schrieb:
> Hans W. schrieb:
>> Auch der vermeintliche "große und gute" C, der von den Lagen gebildet
>> wird, willst du eigentlich nicht haben!
>
> Da würde mich jetzt eine theoretische Begründung mal interessieren.
>
> Jedes Fachbuch, das ich bisher zu dem Thema gelesen habe, kommt zu dem
> Schluß das die Lagenkapazität von Vorteil ist, und begründet das mit
> logsichen Herleitungen und auch mit Messungen.

Ich dachte, das hätte ich oben ausreichend angeschnitten...

Falk B. schrieb:
>> Jedes Fachbuch, das ich bisher zu dem Thema gelesen habe, kommt zu dem
>> Schluß das die Lagenkapazität von Vorteil ist, und begründet das mit
>> logsichen Herleitungen und auch mit Messungen.
>
> Aber solche HF-Kondensatoren sind GANZ böse und stahlen stärker als
> Tschernobyl!

Das habe ich so nicht gesagt!

Um meine Aussage zu begründen (stark, dass man das überhaupt muss, 
wenn's so offensichtlich ist...):

Die Abblock-C's + Layout der Power Netze sollen
1. Power Integrity sicher stellen (also nicht zu große 
Spannungseinbrüche)
2. Die Stromschleife definieren / klein halten

für 1) sind natürlich niederimpedante Verbindungen und der gute C in der 
Platine super.

Für 2) aber nicht! ggf. kann's sogar vorteilhaft sein kleinere Cs 
einzusetzen, um die Strompeaks niedriger zu bekommen (dafür nimmt man 
Spannungseinbrüche in Kauf)... das klappt meiner Erfahrung nach aber nur 
selten bzw. reicht dann oft nicht aus.

Kleines (Extrem-) Beispiel:

Du hast 100uF 1210 bei deinem Cellular Modem auf der einen Seite vom PCB 
und deinen µC am gegenüberliegenden Eck. Den blockst du brav mit einigen 
10..100nF 0402er ab.
GND und VCC sind schön auf 2 Lagen geflutet und nach allen Regeln der 
Kunst an die Cs angebunden.

Nun zieht dein µC Strom mit quasi zufälligem Spektrum kräftig Strom (z.B 
weil jemand Angst-Cs direkt an die SPI Leitung gemacht hat). Was wird 
passieren?

Ich habe leider kein PCB zur Hand, mit dem ich das per Messung 
nachweisen kann, aber man darf mir glauben, dass je nach Frequenz der 
Strom eher aus den 0402ern oder den 1210ern kommt (haben ja deutlich 
unterschiedliche Resonanzpunkte und Impedanzen). Im Allgemeinen hast du 
in den Flächen auch nicht die selben Schlitze. Das macht das Ganze nur 
noch schwieriger zum Abschätzen...

Abhilfe schafft man hier mit gezielt platzierten Ferrit-Beads (ich 
glaube, das ist allgemein akzeptierte Lehrmeinung).

Nur was passiert jetzt mit dem guten C zwischen den Lagen?
Richtig, der wirkt quasi nicht mehr, weil er ja per Bead "isoliert" 
wurde.

Zusätzlich kommt dann noch zu tragen, was ich oben beschrieben habe.
Wenn du unterschiedliche Schlitze in deinen Kondensatorflächen hast, 
dann weißt du im Endeffekt nicht mehr wirklich wo der Strom fließt (ja, 
kann man simulieren...).
Das Ergebnis kann gut sein - muss es aber nicht!

Daher ist meine bevorzugte Herangehensweise BOT mit GND fluten und 
kleine Flächen auf TOP um z.B. TQFPs herum (so er denn mehr wie 2-3 VCC 
Pins hat) damit die VCC Pins allesamt das selbe Potential sehen (wegen 
der besagten Power Integrity).
Diese kleinen VCC Inseln blocke ich passend ab und binde sie dann mit 
Ferrit-Beads an die Versorgung an (das wäre dann das 
Stromschleifenproblem).

Meiner Erfahrung nach ist es beim Entstören wesentlich einfacher, die 
kleinen Inseln besser abzublocken (falls sie wirklich abstrahlen sollte 
oder VCC zu weit einbricht) als eine VCC Powerplane hinzubiegen.

Die 100µF von oben sind sicher extrem, aber dein DC/DC hat auch in der 
Größenordnung von >10µF am Ausgang und z.B. ein CAN Transceiver will 
auch 1µF+.
Damit versorgst du zumindest bis zum Resonanzpunkt deinen IC 
hauptsächlich/zum Gutteil von den C's, die nicht direkt am Pin liegen. 
Klar, größerer/besserer C am IC Pin hilft (oft), aber das hat irgendwo 
Grenzen.

Wie gesagt, wenn alle Cs überall mithelfen, dann ist das sicher gut für 
die Power Integrity - den kleinen Schleifen hilft das aber nicht!

Diese Erkenntnis widerspricht übrigens nicht den Fachbüchern!
Die Fachbücher betrachten nur selten Konstellationen mit mehreren Cs 
explizit... in diesem Fall muss man das geschriebene eben auch anwenden 
(also je niedriger die Impedanz des Energiespeichers, desto mehr Strom 
liefert er).

Meiner Erfahrung nach ist das auch eher ein Problem bei weniger Lagen.
Wenn du bei einem gut gepackten 4-Lager oben VCC und unten GND hast, 
dann wäre das so ziemlich der Worst Case (also oben ziemlich zerschossen 
allein schon wegen der Bestückung und unten quasi dicht)....


73

Praktiker schrieb:
> Hans W. schrieb:
>> Auch der vermeintliche "große und gute" C, der von den Lagen gebildet
>> wird, willst du eigentlich nicht haben!
>
> Doch, den will man haben weil man sonst Probleme mit der
> Signalintegrität bei Hi-Speed bekommt.

Puh, wenn du Probleme bei der Signalintegrität wegen der Abblock-Cs 
hast, dann ist die Power Integrity ohnehin nicht gegeben...

Für Signal Integrity ist sicher die GND Plane wichtig (z.B. wegen Ground 
Bounce), aber VCC spielt da nur eine untergeordnete Rolle (wenn du die 
Power Integrity sichergestellt hast).

>
>> Du willst eigentlich in den Power-Nets gerade so akzeptable Impendanz,
>> damit deine Abblock-C's die Stromschleifen begrenzen können.
>
> Nein, nein, nein Abblock-Cs sollen nichts begrenzen, sondern werden als
> schnelle Energiespeicher benötigt. Wenn man begrenzen will, dann in dem
> man die Treiberleistungen auf den leitungen begrenzt, ggf. durch einen
> Serienwiderstand.

Das widerspricht jetzt wirklich der Theorie und der Praxis!
Du willst die Stromschleife von VCC und GND minimieren. Punkt.

Wenn du aber einen schönes 6+ Lagen PCB hast, bei dem du 2 Flächen 
exklusiv für Power und GND zur Verfügung hast, sieht die Welt natürlich 
anders aus.

73

Falk B. schrieb:
> Außerdem ist die oft gebrauchte Aussage "es strahlt" kompletter
> Unfug. Denn die allermeisten Strukturen und Abmessungen sind dafür viel
> zu klein.

Genau das ist aber das Problem mit VCC Flächen!
200mm Kantenlänge ist nicht wirklich groß.
Wenn du da wirklich mit 400MHz vom falschen C Strom ziehst, weil die 
Impedanz der Planes das hergibt, dann hast du ein Problem....

Daher lieber lokal Blocken als global (auf Verdacht) eine Plane 
einziehen.

udok schrieb:
> Du redest ziemlichen Blödsinn wenn der Tag lang ist.
> Eine VCC - GND Plane mit 10 cm x 10 cm sind ca. 0.25 nF.
> Das spielt keine Rolle.

Naja, dann nimm mal 0.1mm Plattenabstand... dann sind das einige nF und 
damit wird's sehr relevant! Unter einem großen FPGA kann man das auch 
problemlos machen.

Wie gesagt, kann man machen... sollte man aber gezielt tun und nicht auf 
Verdacht am gesamten PCB!

Keramische Cs sind im Normalfall billiger als FR4 Fläche und in allen 
mir bekannten Fällen ausreichend gut. Daher rate ich normalerweise zu 
GND Fläche und ggf. kleinen VCC Inseln wo es wirklich sinnvoll ist.

73

KArl Fred M. schrieb:
> Wichtiger ist es das GND Plane und VCC Plane nicht beide bis zum Rand
> der Platine gehen, sondern dir VCC Play etwas früher aufhört, da diese
> kleine scharfe Abgrenzung sonst die Abstrahlung sogar erhöht

Soso. Und du glaubst, weil man die Kante optisch nicht sieht, macht das 
einen Unterschied? Die Kante ist nach wie vor da, das FR4 hat da wenig 
Wirkung.

Im Einzelfall mag das vielleicht schon sein, dass eine Platine mit 
VCC-Lage eine schlechtere EMV-Signatur hat als eine Platine ohne 
VCC-Lage. Ob daran wirklich die "niedrigere Impedanz" Schuld ist, sei 
aber mal dahingestellt. Das kann auch einfach eine Resonanz des 
Plattenkondensators sein, der durch VCC- und GND-Lage gebildet wird.

Vielleicht ist eine VCC-Lage in einem 4-lagigen Design, wo man sehr 
wahrscheinlich keine Gbps-Signale umher schickt, auch einfach nur 
unnötig. Aber nur weil man - wenn man weiß was man tut - in vielen 
Designs auf eine VCC-Lage verzichten kann, ist eine VCC-Lage ja 
grundsätzlich nichts schlechtes.

Spätestens dann, wenn mehr Lagen und höhere Frequenzen im Spiel sind, 
werden die Vorteile einer VCC-Lage in den meisten Fällen deutlich 
überwiegen.

Wühlhase schrieb:
> Eine Vcc-Fläche bildet, gemeinsam mit der Gnd-Fläche, einen wunderbaren
> Plattenkondensator. Zwar von nur geringer Kapazität, der dafür aber auch
> dann noch niederimpedant ist wenn alle anderen aufgelöteten
> Kondensatoren schon weit jenseits ihrer Grenzfrequenz sind.
> Normalerweise will man genau sowas.

Nun ja, das kommt auf die Anwendung an ob man das will und wie sehr das 
hilft. Es kann auch vorteilhaft sein, die VCC-plane nicht ausgerechnet 
über Bereiche zu ziehen, in denen in den Innenlagen analoge Signale 
laufen. Die sehen diese kapazitive Koppelung nämlich auch.

Eine fette VCC-plane zu verlegen entbindet einen auch nicht davon, sich 
die einzelnen Ströme von ICs durchzurechnen und dort was ordentlich 
breites hinzulegen und per Kondi zu stützen.

Wühlhase schrieb:
> Ansonsten kommen mir keine Ferrite in die Spannungsversorgung. Ich wüßte
> jedenfalls nicht wann unter welchen Umständen das je gut sein sollte.
> Ich kenne auch niemanden der das macht.

Dann hast du aus meiner Sicht bisher Glück gehabt...

Wühlhase schrieb:
> Ich verfahre immer so, daß ich Masse und Versorgungsspannung möglichst
> niederimpedant halte, und Wechselströme den kürzest möglichen Weg nehmen
> können und da macht die Lagenkapazität alles eigentlich nur besser.

... denn genau das ist mit durchgehenden Planes gar nicht so einfach.

Wie oben beschrieben kommt der Strom von allen Cs und teilt sich 
entsprechend der Kapazitäten und "Quellimpedanzen" auf.

Wühlhase schrieb:
> Wenn eine Digitalschaltung schnell schaltet, soll sie das auch können,
> da will ich keine künstlich erhöhte Quellenimpedanz und halte die
> Stromspitzen lieber auf engstmöglichem Raum.

Das widerspricht sich jetzt. Mit einer VCC Plane hast du über die 
gesamte Fläche einen Stromfluss (die Ladung muss ja irgendwie zum IC). 
Damit maximierst du eigentlich die Schleife.
Ich habe das noch nicht nachgemessen, aber mich würde es nicht wundern, 
wenn ein 4n7 0402 oder 0201 C besser ist als ein FR4 Kondensator 
gleicher Größe... billiger ist er jedenfalls sicher :)

Daher ist mir persönlich eine schöne GND Plane und sternförmiges Routing 
von VCC lieber.

Übrigens habe ich in den Prototypen bei jedem IC einen 90R Ferrit. Der 
ist nett zum Strommessen und wenn ich beim Testing sehe, dass ich ihn 
nicht brauche, kommt er im 2. Prototyp raus (oder wird ein 0R). Falls 
man beim Abblocken gemurkst hat, sieht man das so auch wesentlich 
besser... dann bricht nämlich am IC-Pin die Spannung schön weg. Hast du 
aber das über Planes, stützt der C vom nächsten IC ggf. die Spannung 
ausreichend gut und du hast u.U. viel später dann ein EMV Problem.

Wie gesagt, eine VCC Plane kann Probleme machen (ich habe solche PCBs 
tatsächlich am Tisch gehabt), bei dezidierten VCC Traces habe ich noch 
nie Probleme gesehen (wenn die Cs passen) => ich mach' keine VCC Planes 
:)

Das sind aber alles meine Erfahrungswerte - wenn du das anders kennst - 
auch gut :)

73

Wahrheit kennt keine Gnade schrieb:
> Max M. schrieb:
>> Oder das Alu Blechgehäuse das aus Kostengründen Eloxiert wurde statt wie
>> vorher im zusammengebauten Zustand lackiert.
>> Tja, Eloxal leitet nicht und das Teil strahlte wie ein Weihnachtsbaum.
>
> ??? aber das Eloxal ist doch nur oberflächlich,

Daas reicht, um EMV Probleme zu machen, denn

> das ist immer noch genug
> leitfähiges Material zur Schirmung drin.

Ja und? Was nützt dir das, wenn die langen Kanten am Gehäuse durch das 
Eloxal fett isoliert sind? Selbst bei relativ gut leitfähigen, 
verzinnten oder vernickelten Blechen nutzt man im Ernstfall lange 
Kontaktfedern aus Berylliumkupfer, um über die gesamte Länge einen 
sauberen HF-Kontakt herzustellen.

> Das Problem ist dann eher, das
> die Erdungsklemme nicht richtig Kontakt hat,

Unsinn. Das ist die Denkweise der Starkstromer, die glauben mit einem 
grün/gelb Kabel an einem Gehäuse alle EMV Probleme gelöst zu haben.

> dort hätte man mal kutz
> feilen sollen und die richtige Scheibe verwenden. Oder es ist ohnehin
> eine magnetische Kopplung dann hätte man Mu-Metall benötigt.

Schon wieder Unsinn. Das Mu Metall ist ein Exot, der in den SELTENSTEN 
Fällen benötigt wird, nämlich dann, wenn man WIRKLICH niederfrequente, 
magnetische Felder abschirmen muss. So wie früher die 50 Hz für 
Röhrenmonitore, wenn die nahe von großen Trafos oder Bahnleitungen 
betrieben wurden. Für die meisten, DEUTLICH höherfrequenten 
Abschirmungen (150kHz++) reichen normale Metalle wie Alu, Kupfer, wenn's 
nicht anders geht auch verzinkter Stahl.

Hans W. schrieb:
> Wühlhase schrieb:
>> Ansonsten kommen mir keine Ferrite in die Spannungsversorgung. Ich wüßte
>> jedenfalls nicht wann unter welchen Umständen das je gut sein sollte.
>> Ich kenne auch niemanden der das macht.
>
> Dann hast du aus meiner Sicht bisher Glück gehabt...

Kaum. Die meisten Schaltungen sind so aufgebaut. Und die meisten halten 
sowohl die Normen ein als auch daß sie stabil laufen.

> Wühlhase schrieb:
>> Ich verfahre immer so, daß ich Masse und Versorgungsspannung möglichst
>> niederimpedant halte, und Wechselströme den kürzest möglichen Weg nehmen
>> können und da macht die Lagenkapazität alles eigentlich nur besser.
>
> ... denn genau das ist mit durchgehenden Planes gar nicht so einfach.
>
> Wie oben beschrieben kommt der Strom von allen Cs und teilt sich
> entsprechend der Kapazitäten und "Quellimpedanzen" auf.

Stimmt. Aber auf grund der SEHR niedrigen Induktivität wirken die fast 
so wie eine ideale Parallelschaltung. Außerdem verteilt sich auf grund 
der FLäche (= extrem niedrige INduktivität) der Strom dermaßen, daß es 
nur wenig bis gar nicht zu lokalen Pulsströmen kommt, die dann massiv 
induktiv auskoppeln (nein, nicht strahlen).
Du konstruierst hier ein allgemeingültiges Problem, daß du vielleicht 
mal in einem Einzelfall hattest.

> Wühlhase schrieb:
>> Wenn eine Digitalschaltung schnell schaltet, soll sie das auch können,
>> da will ich keine künstlich erhöhte Quellenimpedanz und halte die
>> Stromspitzen lieber auf engstmöglichem Raum.
>
> Das widerspricht sich jetzt. Mit einer VCC Plane hast du über die
> gesamte Fläche einen Stromfluss (die Ladung muss ja irgendwie zum IC).
> Damit maximierst du eigentlich die Schleife.

Jain. Wenn gleich die Massefläche von ihrer Abmessung oft deutlich 
größer als ein einzelner IC ist und damit auch deutlich größer als 
dessen Stromversorgungsschleife zu seinem lokalen Entkoppelkondensator, 
so ist diese Schleife erstaunlicherweise genau so, im Extremfall sogar 
NOCH niederinduktiver, eben weil es eine riesige Fläche ist.

> Ich habe das noch nicht nachgemessen, aber mich würde es nicht wundern,
> wenn ein 4n7 0402 oder 0201 C besser ist als ein FR4 Kondensator
> gleicher Größe... billiger ist er jedenfalls sicher :)

Kann sein. In vielen Anwendungen ist die Kapazität der 
Versorgungsflächen auch gar nicht das entscheidende Kriterium. Viel mehr 
geht es um die sehr niederimpedante (R+L) Anbindung der vielen 
Entkoppelkondensatoren, vor allem der HF-Typen.

> Daher ist mir persönlich eine schöne GND Plane und sternförmiges Routing
> von VCC lieber.

Mag sein, ist aber physikalisch nicht allgemeingültig.

> Wie gesagt, eine VCC Plane kann Probleme machen (ich habe solche PCBs
> tatsächlich am Tisch gehabt),

Auch Wasser kann Probleme machen, ist aber auch lebensnotwending. Du 
erkennst das Dilemma?

> bei dezidierten VCC Traces habe ich noch
> nie Probleme gesehen (wenn die Cs passen) => ich mach' keine VCC Planes
> :)

Dann sind deine Platinen nicht so dicht gepackt und leistungshungrig. 
Bei modernen CPU-Boards braucht man VCC-Planes, in der Oberliga ggf. 
sogar mehr als eine!

> Das sind aber alles meine Erfahrungswerte - wenn du das anders kennst -
> auch gut :)

Das ist Lari Fari. Wir reden hier physikalische Realitäten, nicht nur 
Erfahrungswerten. Vor allem brauchen wir im Idealfall am Ende eine 
Erklärung, die tragfähig ist. Es gibt schon genug Voodoo und 
Halbwahrheiten, nicht nur im Elektronikbereich.

Falk B. schrieb:
> Dann sind deine Platinen nicht so dicht gepackt und leistungshungrig.

Doch.

Falk B. schrieb:
> Bei modernen CPU-Boards braucht man VCC-Planes, in der Oberliga ggf.
> sogar mehr als eine!

Naja, du hast dort dann aber auch POL Regler mit mehreren Spannungen, 
mal eben 6+ Layer und nette Dinge wie Mirco/Burried/Blind Vias.

Da darf ich mich dann selbst zitieren:
Hans W. schrieb:
> Wenn du aber einen schönes 6+ Lagen PCB hast, bei dem du 2 Flächen
> exklusiv für Power und GND zur Verfügung hast, sieht die Welt natürlich
> anders aus.

Das hat jetzt mit der Frage vom TO überhaupt nix mehr zu tun!
Dem ging's um einen 4-lager, bei dem offensichtlich auch vorab keine 
Simulation von den Power-Netzen gemacht wurden, wie es bei High-Speed 
Designs nich unüblich ist.

In dem Fall musst du froh sein, wenn du eine halbwegs dichte GND Plane 
hast.
Jede VCC Plane ist damit noch schlechter und jedes via zur VCC Plane 
macht dir deine GND Plane kaputt (+ vice-versa).

Falk B. schrieb:
> Das ist Lari Fari. Wir reden hier physikalische Realitäten, nicht nur
> Erfahrungswerten. Vor allem brauchen wir im Idealfall am Ende eine
> Erklärung, die tragfähig ist. Es gibt schon genug Voodoo und
> Halbwahrheiten, nicht nur im Elektronikbereich.

Ich weiß, dass man mit dir nicht diskutieren kann/braucht... zuerst 
ist's ein konstruiertes Problem, und wenn man von "Erfahrung" spricht, 
dann ist's "Lari Fari". Nehme ich zur Kenntnis. Die zur Frage passenden 
physikalischen Zusammenhänge sind glaube ich hinreichend beschrieben.

Und nochmal: Bei 6+ Layern kann bzw. wird man anderes Routen wie beim 
4-lager vom TO...

73

Wühlhase schrieb:
> Die Keramikkameraden und die Lagenkapazität arbeiten in völlig
> verschiedenen Freqzenzbereichen, der Vergleich ist ähnlich dem zwischen
> Keramik-C vs. Elko.

So extrem ist der Unterschied wirklich nicht.

Hier war ein interessantes paper dazu:
https://ewh.ieee.org/r6/scv/emc/archive/2015/102015ScottPiper-Capacitance.pdf

Kurz zusammengefasst:ganz so einfach ist das nicht

Wühlhase schrieb:
> Ich würde zu dem Thema mal das Buch EMV - Störungssicherer Aufbau
> elektronischer Schaltungen von Joachim Franz empfehlen.

Werd ich mir bei Zeiten Mal ansehen... Bis jetzt finde ich A handbook of 
black magic und advanced black magic von Howard Johnson eigentlich am 
besten...

73

Hans W. schrieb:
> Bis jetzt finde ich A handbook of
> black magic und advanced black magic von Howard Johnson eigentlich am
> besten...

Dem würde ich mich anschließen.

Gerhard

Ist doch ganz einfach. Eine VCC Plane hat eine niedrige Impedanz. 
Sämtliche Ströme fließen nach Lust und Laune hin und her - 
möglicherweise über größere Strecken, und genau DAS strahlt ab. Was man 
will ist eine möglichst schmale Leiterbahn zum Abblockkondensator, denn 
je schmaler die Leiterbahn, desto höher die Induktivität und der 
Widerstand, also die Impedanz. Dadurch wird der hohe Stromfluss auf das 
möglichst kurze Leiterbahnstück zwischen Abblock-C und VCC-Pin begrenzt. 
Bei der Masseführung ist es ähnlich - eine Groundplane ist kein 
Allheilmittel. Auch hier geht es darum, den Stromfluss auf möglichst 
kurze Strecken zu begrenzen, allerdings kann man hier keine hohen 
Impedanzen gebrauchen - Stichwort Ground Bounce. Hier strebt man einen 
Star Ground an.

Marko ⚠. schrieb:
> eine Groundplane ist kein
> Allheilmittel

Jain.... Also eine reference-plane ist normal schon sehr sinnvoll.

Außer in Extremfällen (z.B. wenn du absolut keine parasitären Cs 
brauchen kannst) ist das zumindest meist nicht schädlich (zumindest 
solange z.B. man keine Schlitzantennen baut und auch anregt). Spätestens 
bei der Störfestigkeitsprüfung bist du im Normalfall glücklich eine zu 
haben...

Franz schrieb:
> Warum sollten die kreuz und quer fliessen?

Das Problem mit der VCC Fläche ist schlicht, dass du zu allen Cs, die an 
die Fläche angebunden sind, eine ähnlich niedrige Impedanz hast.
Der Strom zu deinem IC teilt sich dann entsprechend der Kapazitäten auf 
(mehr oder minder).

Das kann (!) gewaltig nach hinten losgehen, wenn der Strom dann von 
einem C am anderen Eck vom PCB kommt.
In diesem Fall kannst du eigentlich nur den C, der den Hauptteil des 
Stromes liefern soll wesentlich "besser" (also niedrigere Impedanz) 
machen.

Jetzt kannst du hoffen, dass du eine größere Kapazität in der 
nächstkleineren Bauform findest, oder der "böse" C in seiner Kapazität 
entsprechend kleiner werden darf.

Wenn du deinen C jetzt "besser" gemacht haben solltest, dann kann 
natürlich das gleiche Spiel mit einem anderen IC am PCB losgehen... BTDT 
:/

Das mit dünnen Traces ist IMHO nicht wirklich zielführend. Du baust dir 
so nur gute Schwingkreise (also hohe Güte!). Lieber im Zweifel 
strategisch Ferrit oder kleine Widerstände vorsehen, sich das ansehen 
und dann entweder rausnehmen oder lassen.

Franz schrieb:
> Sollten die nicht so fliessen, dass die durch die Leiter aufgespannte
> Fläche minimal wird?

Ja, sollten sie...
Zumindest wenn für dich "minimale Fläche" und "niedrigste Impedanz" das 
Gleiche sind.

Bedenke aber, dass der TO nur 4-Layer hat.
Da ist's IMHO unwahrscheinlich, dass du wirklich durchgehende (oder 
zumindest weitestgehend gleiche) Planes bekommst.

Da hängt's dann von der Geometrie ab, ob die kleinste Fläche und die 
niedrigste Impedanz bei deinem Störspektrum das Gleiche sind.

73

Marko ⚠. schrieb:
> Ist doch ganz einfach. Eine VCC Plane hat eine niedrige Impedanz.
> Sämtliche Ströme fließen nach Lust und Laune hin und her -

Nö. Gerade bei HF fließen die Ströme relativ konzentriert zwischen 
Signal und Massefläche.

> möglicherweise über größere Strecken, und genau DAS strahlt ab.

Nö. Das ist eine WischWaschi Trivialaussage. Nur weil HF Ströme irgendwo 
fließen, strahlt da noch lange nicht was ab. Das KANN sein, MUSS aber 
nicht!

> Was man
> will ist eine möglichst schmale Leiterbahn zum Abblockkondensator, denn
> je schmaler die Leiterbahn, desto höher die Induktivität und der
> Widerstand, also die Impedanz.

Hausfrauenlogik!

> Dadurch wird der hohe Stromfluss auf das
> möglichst kurze Leiterbahnstück zwischen Abblock-C und VCC-Pin begrenzt.

Auch das ist so schlicht falsch, denn das wirkt mal sicher NICHT 
digital, schon gar nicht mit der irrigen Annahme, daß man mit dünnen 
Leiterbahnen nennenswerte Induktivitäten erzeugen kann. Jede einfache 
Ferritperle hat 10 bis 100 mal mehr Impedanz als eine dünne Leiterbahn!

> Bei der Masseführung ist es ähnlich - eine Groundplane ist kein
> Allheilmittel. Auch hier geht es darum, den Stromfluss auf möglichst
> kurze Strecken zu begrenzen, allerdings kann man hier keine hohen
> Impedanzen gebrauchen - Stichwort Ground Bounce. Hier strebt man einen
> Star Ground an.

Jaja. Amsel, Drossel, Fink und Star, und die ganze Vogelschar.
Eine sternförmige Masse (neudeutsch "star ground") war ganz früher das 
Mittel, um galvanische Störeinkopplungen verschiedener Stromkreise zu 
minimieren. Heute teilweise auch noch angewandt, wenn gleich eher auf 
Geräteebene und weniger auf Platinen. Eine Massefläche ist seit 
Jahrzehnten das Mittel der Wahl, wenn es um dichte Platinen, vor allem 
Digitalkram geht.

Franz schrieb:
> Warum sollten die kreuz und quer fliessen?
> Sollten die nicht so fliessen, dass die durch die Leiter aufgespannte
> Fläche minimal wird?

Streng genommen gibt es bei sehr hohen Strömen dann wieder einen 
rückwärts fließenden Strom durch den skin-Effekt. :-)