|
Anzeige
|
Wellenwiderstand ddr3
Gast
#4800002
Hallo, Ich habe eine Frag zum Wellenwiderstand z.b. für einen DDR3 Speicher. Dieser sollte bei 50 Ohm liegen. Wie ist dieser Widerstand dann bei differentiellen Leitungen? Muss dieser Widerstand differenzmäßig bei 100 Ohm dann liegen? Oder anders gefragt, muss der Wellenwiderstand einzeln betrachtet bei 50 liegen?
Gast
#4800010
ddr3freund schrieb: > Muss dieser Widerstand differenzmäßig bei 100 > Ohm dann liegen? Ja. > Oder anders gefragt, muss der Wellenwiderstand einzeln betrachtet bei 50 Nein. Zwei Leitungen mit Z=50Ω ergeben nicht automatisch eine differentielle Leitung mit 100Ω.
Gast
#4800026
üblicherweise ist für den differentiellen Leitungswiderstand ebenso einen Wert vorgegeben wie für den single-ended. Siehe z.B. Fig. 2 und Table 4 in: http://www.intel.com/content/dam/www/public/us/en/documents/white-papers/x1000-ddr3-dual-rank-memory-down-board-layout-paper.pdf Z0 = 50Ohm Zdiff = 85Ohm Gibt sicher auch ne Jedec-Pec dafür.
Gast
#4800039
Danke sehr für die Informationen. Gibt es ein freies tool das zur BAschätzing der Wellenwiderstände mepfehlen kann? Ich probiere gerade Wcalc aus, nur sind keine Formeln angegeben. Saturn PCB Designer (https://www.saturnpcb.com/pcb_toolkit.htm) schon mal angesehen? Rechnet meiner Erfahrung nach gut wenn man aufpasst, dass "Base Copper Weight" und "Plating Thickness" richtig eingestellt sind ;-) "Effektives" Er auf Außenlagen gibt z.B. Würth irgendwo in der HDI Rubrik an.
Gast
#4802316
Hallo, achte bei den Clocks auf die Laufzeit zu den Signalen, gleiche länge der Bahnen. Haben die verwendeten Chips interne Terminierung? Moin, ddr3freund schrieb: > Gibt es ein freies tool das zur > BAschätzing der Wellenwiderstände mepfehlen kann? Bei KiCad ist ein PCB Calculator dabei, mit dem lassen sich verschiedene Geometrien fuer symmetrische und asymmetrische Leitungen berechnen. Hab' aber keinen Blassen, wie genau das dann ist und mit welchen Formeln da gearbeitet wird. Gruss WK
Gast
#4802509
hier noch ein entsprechendes Online-Tool, aber mir fehlt ebenfalls die Möglichkeit zu prüfen, wie genau die Ergebnisse passen. Offenbar werden einfach Näherungsformeln durchgerechnet, aber immerhin sind die Formeln und deren ungefährer Geltungsbereich angegeben: http://www.mantaro.com/resources/impedance-calculator.htm#differential_microstrip2_impedance
Gast
#4809330
Hallo Achim S. Vielen Dank für den Tip mit PCB-Toolkit von Saturn. >> Sascha >> Hallo, >> achte bei den Clocks auf die Laufzeit zu den Signalen, gleiche länge der >> Bahnen. Haben die verwendeten Chips interne Terminierung? Beide Chips haben ODT. Diese müssen im nachhinnein via Phy des Prozessors eingestellt werden. Ich spiele gerade mit dem Tool etwas herum. Zum Beispiel gehe ich gerade davon aus; mit folgenden Einstellungen: - Prepreg zwischen L1 und L2: 100µm - Kupferdicke: 18+18 µm (Endkuper 35µm) - Er = 4,3 Laut Datenblatt des Prozessors wird gefordert 50 Ohm - 75Ohm (+/- 5 Ohm) für Single Trace und 100 Ohm für differentiell 1. Wie breit muss eine einzelner Leiterzug sein? mit w=0,12mm und h=0,11mm Berechnet: Z0 -> 63 Ohm 2. Wie breit und welcher Abstand für differentielle Leitungen? mit w=0,1mm und h=0,11mm und s=0,1mm Berechnet: Z0 -> 63,18Ohm; Zdiff -> 101,018Ohm Ist das soweit korrekt? Muss ich darauf achten, dass Z0 bei single und differential möglichst gleich sind? Wie oben schon beschrieben, wird nach Datenblatt 50 bis 75 gefordert. würdet ihr den Mittelwert oder eher 50 Ohm vorziehen? Im anhang sind die screenschots des Rechners
Angehängte Dateien:
Wie oben schon geschrieben, vergleiche es mit dem was z.B. Würth angibt. Jetzt hab ich auch noch den Link - http://www.we-online.de/web/de/leiterplatten/produkte_/signalintegritaet/Signalintegritaet.php Dort findest du dann auch, dass die ganze Rechnerei offensichtlich nicht so genau ist, wie die Tools das vorgeben. Auch sollte man die Toleranzen der Cu-dicken auf den Außenlagen nicht ganz vernachlässigen und die tatsächliche Leiterbahnbreite ist ja auch eine oft gravierend andere als das was du so im Layoutprogramm einstellst. Darum schätzen mit solchen Rechnern und den Wunschlagenaufbau festlegen, dann mit den Leiterplattenhersteller reden und von dem (Nach)rechnen lassen. Oder gleich dem Leiterplattenhersteller die Impedanzen auf den diversen Lagen vorschreiben und schaun welchen Aufbau und welche Breiten/Abstände er vorgibt. Btw. machen Hersteller geben 50R für die single-ended Leitungen an. Dass passt dann oft auch besser zu den 100R Differenzleitugen. Sehr viele dieser Impedanzrechner vergessen den Lötstopplack. Bei Single-Ended-Leitungen mit hinreichendem Abstand zu benachbarten Kupferstrukturen sind die Abweichungen meist vernachlässigbar, aber bei differentiellen Signalen mit typischen Abständen von 0,1mm bis 0,15mm spielt der Lack eine sehr wichtige Rolle, insbesondere weil auf Grund der Oberflächenspannung zwischen den beiden Leiterbahnen mehr Lack vorhanden ist als auf flächigen Strukturen. Für die meisten Lötstopplacke kann man daher mit einem epsilon_r und einer Schichtdicke der halben Leiterbahndicke rechnen. Ebenfalls nicht ganz unwichtig sind bei durchkontaktierten Leiterplatten die Dickenschwankungen der Außenlagen, da das Kupfer beim Durchkontaktieren nicht nur in den Bohrlöchern, sondern auch auf den Leiterplatten abgeschieden wird. Verwendet man zudem Plugging auf den Außenlagen, kommt auch noch ein weiterer Ätzschritt hinzu, der zu weiteren Dickentoleranzen führt. Aus den o.a. Gründen weisen Innenlagen (ohne Burried Vias o.ä.) heutzutage häufig bessere Toleranzen auf als die Außenlagen. Soll das ganze einigermaßen kontrolliert gefertigt werden, setzt man sog. Impedanztestcoupons ein, d.h. Teststrukturen innerhalb des Leiterplattennutzens, die dann während bzw. nach der Leiterplattenfertigung mittels eines geeigneten TDR oder VNA vermessen werden. Das Risiko für dabei aufgetretenen Ausschuss trägt dann der Leiterplattenhersteller.
Gast
#4811555
Andreas S. schrieb: > aber bei > differentiellen Signalen mit typischen Abständen von 0,1mm bis 0,15mm > spielt der Lack eine sehr wichtige Rolle Ein Grund mehr, den Abstand nicht allzu klein zu wählen, nicht der einzige: die Abweichung der Impedanzen von Zdiff = 2 x Zodd ist umso grösser, je enger die Leiterbahnen beieinander liegen. Die hier immer wieder ausgesprochene Empfehlung, die Leiterbahnen so nahe zu verlegen wie das der Hersteller gerade noch zulässt, ist daher irreführend, besonders bei den heutigen Fertigungsmöglichkeiten. Ein etwas grösserer Abstand ergibt eine bessere Robustheit gegenüber Fertigungstoleranzen. Das ist unter Fachleuten seit Jahren bekannt, aber es ist wohl trotzdem ziemlich wirkungslos das hier zu posten, liebe Gewohnheiten gibt halt niemand auf. Georg Antwort schreiben |
Anzeige
|
