Hallo, ich habe bei obigem pic den externen Interrupt aktiviert auf die steigende Flanke. Ich habe in einer doc gelesen, daß es eine Verzögerung geben soll, die bis zu 3 Maschinenzyklen dauern soll. Kann das stimmen oder habe ich was falsch verstanden? Und kann mir jemand zufällig sagen, wie lange das Signal am INT0-Pin high sein muß, damit die steigende Flanke erkannt wird? die "AC Specs" habe ich leider nicht gefunden Gruß Th.
Gast
#2470381
Steht alles im Datenblatt: 1) Section 15.10 Interrupts - "For external interrupt events, such as the INT pin or PORTB change interrupt, the interrupt latency will be three or four instruction cycles. The exact latency depends on when the interrupt event occurs, relative to the current Q cycle." 2) Table 18-4 : Parameter 22 TINP - min 1Tcy HTH
PICfan schrieb: > Steht alles im Datenblatt: > > 1) Section 15.10 Interrupts - "For external interrupt events, such as > the INT pin or PORTB change interrupt, the interrupt latency will be > three or four instruction cycles. The exact latency depends on when the > interrupt event occurs, relative to the current Q cycle." Ok, das heißt dann bei einem 8MHz-Quarz 3 * 500 ns, richtig? > 2) Table 18-4 : Parameter 22 TINP - min 1Tcy 1 Taktzyklus wäre dann 1/8MHz, also 125 ns, richtig? Gruß Th.